摘要
本文章主要涉及到對(duì) DDR2和 DDR3在設(shè)計(jì)印制線路板（PCB）時(shí)，考慮信號(hào)完整性和電源完整性的設(shè)計(jì)事項(xiàng)，這些是具有相當(dāng)大的挑戰(zhàn)性的。文章重點(diǎn)是討論在盡可能少的 PCB 層數(shù)，特別是 4層板的情況下的相關(guān)技術(shù)，其中一些設(shè)計(jì)方法在以前已經(jīng)成熟的使用過(guò)。
1. 介紹
目前，比較普遍使用中的 DDR2 的速度已經(jīng)高達(dá) 800 Mbps，甚至更高的速度，如 1066 Mbps，而 DDR3的速度已經(jīng)高達(dá)1600 Mbps。對(duì)于如此高的速度，從PCB的設(shè)計(jì)角度來(lái)講，要做到嚴(yán)格的時(shí)序匹配，以滿足波形的完整性，這里有很多的因素需要考慮，所有的這些因素都是會(huì)互相影響的，但是，它們之間還是存在一些個(gè)性的，它們可以被分類(lèi)為 PCB疊層、阻抗、互聯(lián)拓?fù)?、時(shí)延匹配、串?dāng)_、電源完整性和時(shí)序，目前，有很多 EDA工具可以對(duì)它們進(jìn)行很好的計(jì)算和仿真，其中 Cadence ALLEGRO SI-230 和 Ansoft’s HFSS使用的比較多。


完整的pdf格式文檔51黑下載地址（共15頁(yè)）：