關(guān)于STM32單片機ADC采樣周期

ID:668004 · 發(fā)表于 2022-12-7 19:19

ADC的時鐘不要超過14MHz，否則轉(zhuǎn)換精度會下降。最大轉(zhuǎn)換速率為1MHz，即轉(zhuǎn)換周期為1us(14MHz,采樣周期為1.5個ADC時鐘)

問題：14MHz,采樣周期為1.5個ADC時鐘？這個啥意思？14M時鐘周期是0.07uS，1M時鐘周期是1uS，1us不是等于1/0.07=14.2倍

ID:844772 · 發(fā)表于 2022-12-7 20:25

就是91條說的啊，采樣用1.5，再模擬轉(zhuǎn)成數(shù)字用12.5，所以總轉(zhuǎn)換周期等于采樣時間加12.5，最短14個周期，就是1us

ID:123289 · 發(fā)表于 2022-12-8 09:43

例，8位AD：
轉(zhuǎn)換過程：內(nèi)部要做8次DA式的對比，當(dāng)DA式的結(jié)果電壓與輸入的VIN最接近時，結(jié)果N就誕生了。
8次比較點用至少8次CLK的時間，在此時間內(nèi)，VIN是不能有變化的，否則對比的參量變了，結(jié)果就不能保證準(zhǔn)確了。
如何保證VIN，在轉(zhuǎn)換對比過各中不變呢？方法：將輸入的電壓，放到一個電容C上，然后切斷與外界輸入的聯(lián)系，這樣，只要C上的電壓VIN，在轉(zhuǎn)換時間內(nèi)電量不損失就可以了。
讓電容C上的電壓 = 輸入的電壓，需要充電的時間，這個時間就叫【采樣時間】，它可以是1.5個CLK的時間！
完整的AD轉(zhuǎn)換過程是：起動 + 采樣 + 轉(zhuǎn)換 + 標(biāo)記轉(zhuǎn)換結(jié)束，每個過程都需要時間，時間單位就用CLK的間隔吧。這樣采樣用1.5個CLK就不奇怪了，而轉(zhuǎn)換用8個CLK也能理解了。整個過程用十幾個CLK也就明白了。

ID:883242 · 發(fā)表于 2022-12-8 09:46

墻都不扶就服樓主，14M時鐘周期是1/14=0.0714285714285714285714285……us，1us是1/.0714285714285714285714285……=14倍，這是小學(xué)數(shù)學(xué)問題，樓主沒學(xué)過？？？

ID:123289 · 發(fā)表于 2022-12-8 09:51

理論上，讓采樣電容上的電壓 = 輸入電壓，需要無窮大的時間。
為此：采樣時間越長越好。取樣電容及輸入電阻越小越好。
但：采樣時間長了，一次ADC的時間就長了。取樣電容小了，也不能保證在轉(zhuǎn)換時間內(nèi)，電壓不變。
這些都有統(tǒng)籌考慮。以夠用為準(zhǔn)。所以盡可能按手冊上的要求來做。
當(dāng)然，明白道理后，可以選出最符合自己要求的參數(shù)進(jìn)行ADC。

ID:123289 · 發(fā)表于 2022-12-8 09:52

我這一通說詞，紅框內(nèi)的問題解決了嗎？如還有疑惑可以與我溝通。

ID:668004 · 發(fā)表于 2022-12-15 11:01

Hephaestus 發(fā)表于 2022-12-8 09:46
墻都不扶就服樓主，14M時鐘周期是1/14=0.0714285714285714285714285……us，1us是1/.071428571428571428571 ...

14M時鐘周期是1/14=0.0714285714285714285714285……us，ADC時鐘是0.07us，采樣時間是1.5*0.07=0.1us
總的ADC采樣時間=采樣時間0.1us+12.5*0.07=0.975≈1us？

ID:668004 · 發(fā)表于 2022-12-15 11:29

在這里，ADC采樣需要的時間=采樣周期（1.5個ADC時鐘）+轉(zhuǎn)換周期（1.25個ADC時鐘），ADC時鐘=14M=0.07su，是嗎

ID:668004 · 發(fā)表于 2022-12-15 11:32

在這里，ADC采樣需要的時間=采樣周期（1.5個ADC時鐘）+轉(zhuǎn)換周期（12.5個ADC時鐘），ADC時鐘=14M=0.07su，是嗎

帳號		自動登錄	找回密碼
密碼			立即注冊