標(biāo)題:
FPGA問(wèn)題:verilog語(yǔ)言怎么實(shí)現(xiàn)四位數(shù)碼管顯示
[打印本頁(yè)]
作者:
宮梓萱
時(shí)間:
2017-12-25 09:04
標(biāo)題:
FPGA問(wèn)題:verilog語(yǔ)言怎么實(shí)現(xiàn)四位數(shù)碼管顯示
在verilog語(yǔ)言中，假如要實(shí)現(xiàn)四位數(shù)碼管顯示，該怎么實(shí)現(xiàn)了。比如data=20'd1995;
這個(gè)數(shù)怎么顯示在數(shù)碼管上。我所要問(wèn)的重點(diǎn)是如何把這1995這四個(gè)數(shù)都分離出來(lái)，
不要求余的方法，采用其他方法。
望各位教教小弟~~~~
歡迎光臨 (http://www.torrancerestoration.com/bbs/)
Powered by Discuz! X3.1