標(biāo)題: 自動(dòng)調(diào)焦系統(tǒng)論文 [打印本頁]
作者: wapp    時(shí)間: 2018-1-10 09:46
標(biāo)題: 自動(dòng)調(diào)焦系統(tǒng)論文
目錄
摘要        3
ABSTARCT        4
第一章        緒論        5
1.1課題背景和意義        5
1.2 概述        6
1.3 國外研究現(xiàn)狀        7
1.4 國內(nèi)研究現(xiàn)狀        8
1.5  本論文的主要研究?jī)?nèi)容        9
第二章 調(diào)焦理論簡(jiǎn)介及電磁兼容原理介紹        9
2.1 調(diào)教理論        9
2.1.1測(cè)距法實(shí)現(xiàn)        10
2.1.2 聚焦檢測(cè)法        11
2.1.3基于灰度熵值法的自動(dòng)調(diào)焦算法        12
2.1.4 聚焦檢測(cè)閾值判斷法        13
2.2 電磁兼容原理簡(jiǎn)介        13
2.3 電磁兼容技術(shù)在PCB中的應(yīng)用        13
2.5 本章小結(jié)        15
第三章 調(diào)焦電路的硬件設(shè)計(jì)        16
3.1 總體方案        16
3.2 器材簡(jiǎn)介        17
3.2.1 芯片介紹        17
3.3   本設(shè)計(jì)簡(jiǎn)介。        18
3.1.1上拉電阻存在的理由        19
3.4 電路設(shè)計(jì)        20
3.4.1 FPGA電路設(shè)計(jì)        20
3.4.2 串口電路        21
3.4.3 穩(wěn)壓電路設(shè)計(jì)        22
3.5 電機(jī)控制理論        23
3.5.1 L297 芯片        23
3.5.2   L297各引腳功能說明        23
3.5.3  L297驅(qū)動(dòng)相序的產(chǎn)生        24
3.5.4 L298N 功能簡(jiǎn)介        25
3.5.5 L298N 工作方式        26
3.6 電路的PCB設(shè)計(jì)        27
3.6 本章小結(jié)        28
第四章 串口通信程序設(shè)計(jì)        29
4.1  編程環(huán)境        29
4.1.1 硬件語言 Verilog HDL 特點(diǎn)        29
4.1.2 Verilog HDL的設(shè)計(jì)流程        30
4.2 編譯環(huán)境的設(shè)計(jì)特點(diǎn)        31
4.3 Quartus 開發(fā)設(shè)計(jì)流程        32
4.4  串口通信設(shè)計(jì)思路        32
4.5 串口通信部分代碼        33
第五章 電路的調(diào)試與系統(tǒng)分析        35
5.１　系統(tǒng)仿真結(jié)果        35
5.２　系統(tǒng)調(diào)試過程        35
5.2.1　調(diào)試過程簡(jiǎn)介        35
5.2.2 調(diào)試過程的收獲和感觸        36
5.3 實(shí)驗(yàn)調(diào)試工作圖示        36
5.3.1 電裝工作臺(tái)        36
5.3.2 電調(diào)實(shí)驗(yàn)室和設(shè)備        37
5.3.3 實(shí)物電路板        37
5.4 展望與總結(jié)        38
致謝        39
參考文獻(xiàn)        40

摘要隨著超大規(guī)模集成電路的發(fā)展以及現(xiàn)代光學(xué)儀器設(shè)備在智能化、簡(jiǎn)便化方面的突破，令數(shù)字光學(xué)設(shè)備迅速普及。數(shù)字信號(hào)處理理論的成熟與發(fā)展使得基于數(shù)字信號(hào)處理方式的自動(dòng)調(diào)焦成為可能。
本設(shè)計(jì)使用FPGA作為數(shù)字信號(hào)處理與系統(tǒng)控制的核心器件。由計(jì)算機(jī)經(jīng)過USB轉(zhuǎn)串口連接向FPGA輸入數(shù)字圖像信號(hào)的灰度值與標(biāo)準(zhǔn)灰度值得差，由FPGA分析并向L297發(fā)送控制信息，并有l(wèi)298n芯片對(duì)電流進(jìn)行放大，控制電機(jī)轉(zhuǎn)動(dòng)方向以及轉(zhuǎn)速。實(shí)現(xiàn)對(duì)焦、
系統(tǒng)硬件部分以FPGA為核心，搭載JTAG串口輸入及MAX3232數(shù)據(jù)傳輸芯片。FPGA由REG1117-5V芯片實(shí)現(xiàn)穩(wěn)壓。還有L297和L298N等組合電機(jī)控制芯片，聯(lián)合對(duì)電機(jī)進(jìn)行驅(qū)動(dòng)控制。由于L298N是控制電機(jī)的模擬芯片，其供電與其他芯片分開，本設(shè)計(jì)模擬與數(shù)字供電分開，并用0歐姆電阻連接實(shí)現(xiàn)共地。
軟件部分使用Verilog HDL語言對(duì)FPGA進(jìn)行程序設(shè)計(jì)，實(shí)現(xiàn)其上電復(fù)位和對(duì)輸入控制信號(hào)的反應(yīng)，并根據(jù)對(duì)圖像灰度值的分析，向L297發(fā)送指令，控制電機(jī)的正轉(zhuǎn)反轉(zhuǎn)和轉(zhuǎn)動(dòng)步數(shù)，實(shí)現(xiàn)自動(dòng)對(duì)焦


ABSTARCTThe digital optical equipments become popular, with the development of very-large-scale integrated circuits and the major breakthrough of the modern optical equipments in intelligentization and simplific process. The automatic focusing which based on digital signal processing can be realized.

第一章 緒論1.1課題背景和意義自動(dòng)調(diào)焦，又稱為自動(dòng)對(duì)焦、自動(dòng)聚焦。其技術(shù)在照相器材(數(shù)字?jǐn)z像機(jī)和數(shù)碼照相機(jī))、醫(yī)學(xué)儀器(顯微鏡、內(nèi)窺鏡)、軍用觀測(cè)設(shè)備(彈跡跟蹤設(shè)備，高空偵察機(jī))以及各種基于機(jī)器視覺的智能系統(tǒng)中有著廣泛的應(yīng)用。
早期的自動(dòng)調(diào)焦系統(tǒng)使用的是基于鏡頭與被攝目標(biāo)之間距離測(cè)量的測(cè)距方法。由于這種方法設(shè)備龐大、結(jié)構(gòu)復(fù)雜，并不能滿足日常需求。因此只在極少數(shù)特定環(huán)境下（如航空攝影）才能夠使用。
將自動(dòng)調(diào)焦技術(shù)引入照相機(jī)的嘗試始于1963年。當(dāng)時(shí)就有人試制過自動(dòng)調(diào)焦的樣機(jī)，但是限于技術(shù)水平，該樣機(jī)電路復(fù)雜、機(jī)構(gòu)體積龐大，始終不能如愿。自動(dòng)調(diào)焦技術(shù)真正應(yīng)用在照相機(jī)上，是在上世紀(jì)七十年代以后。特別是微電子技術(shù)工藝突破性的技術(shù)發(fā)展，為自動(dòng)調(diào)焦技術(shù)的發(fā)展創(chuàng)造了極為有利的條件。自從1977年世界上第一臺(tái)自動(dòng)調(diào)焦相機(jī)（柯尼卡C35AF）問世以來，自動(dòng)調(diào)焦技術(shù)發(fā)展突飛猛進(jìn)，己經(jīng)在各類相機(jī)上得以應(yīng)用，并且日益更新和完善[1]。
現(xiàn)代的光學(xué)儀器設(shè)備向著功能的復(fù)雜化、智能化、操作的簡(jiǎn)便化發(fā)展，使得操作者經(jīng)過簡(jiǎn)單的了解就能夠熟練地操作設(shè)備。自動(dòng)調(diào)焦系統(tǒng)既可以減輕操作者的勞動(dòng)強(qiáng)度，減少或避免操作者因反復(fù)調(diào)焦造成視覺疲勞引起的主觀誤差，又省去了復(fù)雜的調(diào)焦動(dòng)作，大大方便了操作者。同樣，由于調(diào)焦是獲得清晰圖像的必不可少的條件，基于機(jī)器視覺的各種自動(dòng)化設(shè)備也具有自動(dòng)調(diào)焦功能，如各種產(chǎn)品的外觀自動(dòng)檢測(cè)系統(tǒng)。
近年來，隨著大規(guī)模集成電路技術(shù)、數(shù)字化技術(shù)和數(shù)字圖像處理技術(shù)的飛速發(fā)展，許多數(shù)字化成像系統(tǒng)越來越普及，模擬圖像也可以被方便、高速、低成本地?cái)?shù)字化，這些圖像能方便的被送入計(jì)算機(jī)(或者專用的電路系統(tǒng))中做各種變換、分析、處理，圖像的高速處理己經(jīng)成為可能�；跀�(shù)字圖像處理的自動(dòng)調(diào)焦系統(tǒng)便迅速發(fā)展并成熟起來。相對(duì)于傳統(tǒng)的自動(dòng)測(cè)距調(diào)焦系統(tǒng)，基于數(shù)字圖像處理的自動(dòng)調(diào)焦系統(tǒng)由于成本低、體積小、速度快的優(yōu)勢(shì)，已成為主要的自動(dòng)調(diào)焦方式。廣泛應(yīng)用于生產(chǎn)生活中�；跀�(shù)字圖像處理的自動(dòng)調(diào)焦系統(tǒng)的核心是自動(dòng)調(diào)焦電路和自動(dòng)調(diào)焦算法。
1.2 概述自動(dòng)調(diào)焦領(lǐng)域目前的研究方向是通過數(shù)字圖像，經(jīng)軟件判別來實(shí)現(xiàn)自動(dòng)調(diào)焦這一目標(biāo)。相對(duì)于其他自動(dòng)調(diào)焦方式，基于數(shù)字圖像處理判定圖像清晰度的自動(dòng)調(diào)焦方式是當(dāng)前研究的熱點(diǎn)。本文研究對(duì)象主要是自動(dòng)調(diào)焦電路的設(shè)計(jì)與實(shí)現(xiàn)。
在基于數(shù)字圖像處理自動(dòng)調(diào)焦系統(tǒng)中，一種方法是離焦深度法，該方法通過獲取兩幅或以上不同離焦位置的圖像，事先對(duì)成像系統(tǒng)建立合適的數(shù)學(xué)模型，結(jié)合成像系統(tǒng)的各種參數(shù)，推算出目標(biāo)物體的離焦深度，從而判斷出焦點(diǎn)位置實(shí)現(xiàn)調(diào)焦。這種方式目前還不成熟，主要原因是在實(shí)際應(yīng)用中成像系統(tǒng)的數(shù)學(xué)模型在理論上還不能精確的確定（只能近似的估計(jì)），導(dǎo)致誤差極大；且要求目標(biāo)圖像滿足某種要求，限制了應(yīng)用的范圍：不同的鏡頭相關(guān)數(shù)學(xué)模型不同，即使是同種型號(hào)相關(guān)參數(shù)也有一定出入。因此，這種方式目前還處于理論研究和實(shí)驗(yàn)室應(yīng)用中。
另一種方法是通過計(jì)算機(jī)(或者專用的電路系統(tǒng))對(duì)采集到一系列的數(shù)字圖像，對(duì)每一幀圖像進(jìn)行處理，判斷調(diào)焦是否準(zhǔn)確，即成像是否清晰，并給出反饋信號(hào)控制鏡頭的運(yùn)動(dòng)，直到采集的圖像達(dá)到最清晰，最終完成調(diào)焦，這種方法通常稱為對(duì)焦深度法，這種方式己經(jīng)基本成熟，實(shí)用的自動(dòng)調(diào)焦系統(tǒng)都采用了這種方式。本設(shè)計(jì)亦采用這種方式。
與測(cè)距調(diào)焦法和離焦深度調(diào)焦法相比，基于數(shù)字圖像處理判定圖像清晰度的自動(dòng)調(diào)焦方式（即對(duì)焦深度法）充分利用了數(shù)字信號(hào)處理的硬件高速度和軟件靈活性[6]，具有以下優(yōu)點(diǎn)：
（1）適應(yīng)面廣。由于圖像是一切成像系統(tǒng)的根本結(jié)果，因此該方法的適應(yīng)面最廣，任何成像系統(tǒng)均可以采用基于圖像清晰度評(píng)價(jià)的自動(dòng)調(diào)焦方式。
（2）穩(wěn)定性好。該方法的輸入是成像系統(tǒng)生成的圖像，不依賴于其他因素，因此干擾因素少，且可以控制。
（3）有巨大的改進(jìn)潛力。由于現(xiàn)代微電子技術(shù)的巨大進(jìn)步，這種方式在成本上可以不斷降低，芯片體積上不斷縮小以及性能上（計(jì)算速度）不斷提高。
（4）可以提供多種算法選擇及配置。不同的算法及參數(shù)具有不同的運(yùn)算量和靈敏度，這些都可以根據(jù)實(shí)際需要來通過軟件配置，具有很好的靈活性。
基于數(shù)字圖像處理判定圖像清晰度的自動(dòng)調(diào)焦法雖然前景光明，但目前還存在以下問題：
（1）目前的圖像清晰度評(píng)價(jià)算法有限，且存在各種缺點(diǎn)。
（2）實(shí)時(shí)性有待提高。由于帶有自動(dòng)調(diào)焦功能的成像系統(tǒng)通常具有很高的實(shí)時(shí)性，對(duì)于許多應(yīng)用，現(xiàn)有自動(dòng)調(diào)焦技術(shù)的實(shí)時(shí)性還無法滿足。而且，隨著微電子技術(shù)的不斷發(fā)展，成像器件（圖像傳感器）的性能飛速發(fā)展，從三十萬像素到千萬像素的商品化應(yīng)用僅用了不到5年時(shí)間，40億像素的圖像傳感器也已經(jīng)研制成功。對(duì)大容量圖像的處理要花費(fèi)較長的時(shí)間，往往不能夠滿足需求。
（3）圖像清晰度評(píng)價(jià)算法對(duì)焦距變化的敏感程度，這個(gè)指標(biāo)直接關(guān)系到調(diào)焦的精度和靈敏度，且不同的應(yīng)用場(chǎng)合，對(duì)靈敏度的要求不同，因此現(xiàn)有自動(dòng)調(diào)焦系統(tǒng)的遷移性還不夠好。
1.3 國外研究現(xiàn)狀國外對(duì)于自動(dòng)調(diào)焦領(lǐng)域的研究相對(duì)國內(nèi)來說起步比較早，更多的關(guān)注面向高精度的直接自動(dòng)調(diào)焦系統(tǒng)在實(shí)際中的應(yīng)用。
德國卡爾斯魯厄大學(xué)研制的微操作系統(tǒng)中的視覺系統(tǒng)包含三個(gè)部分：光學(xué)顯微鏡、全局CCD攝像機(jī)和局部CCD攝像機(jī)。全局視覺系統(tǒng)用來觀察顯微機(jī)器人的工作空間并判斷機(jī)器人的位置和方向，能夠?qū)C(jī)器人定位在視野中，精度達(dá)到0. 5毫米。局部視覺系統(tǒng)對(duì)被測(cè)對(duì)象的位置定位精度亦為毫米級(jí)。它是采用多次聚焦的辦法解決小焦深的問題，即采集連續(xù)的幾幅圖像，把各自精確聚焦的部分合并成一幅圖像，作為識(shí)別算法的輸入，最終實(shí)現(xiàn)系統(tǒng)調(diào)焦的視覺功能[7]。
1970年美國斯坦福大學(xué)J. M. Tenenbaum[8]開展了計(jì)算機(jī)視覺系統(tǒng)的自動(dòng)調(diào)焦研究，該系統(tǒng)根據(jù)圖像的邊緣特征提取離焦信號(hào)，通過調(diào)制閾值梯度作為自動(dòng)聚焦評(píng)價(jià)函數(shù)，實(shí)現(xiàn)了比較好的聚焦效果。1983年，英國瑞丁大學(xué)物理系Grembeby. J. B[9]提出了調(diào)制傳遞函數(shù)作為離焦判據(jù)，這一判據(jù)目前已經(jīng)被光學(xué)界普遍接受，成為評(píng)價(jià)圖像品質(zhì)的一種標(biāo)準(zhǔn)，并應(yīng)用于醫(yī)療內(nèi)診照相系統(tǒng)的自動(dòng)調(diào)焦中；1987年，Ren. C. Luo[9]提出了兩個(gè)簡(jiǎn)單的快速算法，對(duì)漫反射物體在一定程度上實(shí)現(xiàn)自動(dòng)調(diào)焦，這兩個(gè)算法后來成功的應(yīng)用到了機(jī)器人視覺系統(tǒng)的自動(dòng)調(diào)焦系統(tǒng)中；1988年，Carnegie Mellon University的Lawrence Firestone[10]等四人對(duì)己有的聚焦評(píng)價(jià)函數(shù)在處理組織圖像、正弦圖像和隨機(jī)圖像的性能進(jìn)行了對(duì)比分析，對(duì)并行圖像處理技術(shù)在自動(dòng)調(diào)焦系統(tǒng)中的應(yīng)用也做了深入研究。
  隨著自動(dòng)調(diào)焦技術(shù)理論研究的日益完善和CCD技術(shù)的迅猛發(fā)展，國外也越來越廣泛地將CCD和自動(dòng)調(diào)焦技術(shù)用于工業(yè)圖像監(jiān)控和調(diào)焦領(lǐng)域。美國90年代末期開發(fā)了基于網(wǎng)絡(luò)技術(shù)的零件在線檢測(cè)和監(jiān)控系統(tǒng)。日本開發(fā)了一套焊縫在線自動(dòng)定位檢測(cè)系統(tǒng)，該系統(tǒng)能夠在機(jī)械手焊接過程中，通過CCD采集焊縫圖像并通過微機(jī)處理，從而控制機(jī)械手自動(dòng)定位焊接，定位精度可以達(dá)到0.lmm[11]。
1.4 國內(nèi)研究現(xiàn)狀雖然國內(nèi)對(duì)自動(dòng)調(diào)焦系統(tǒng)的研究起步比國外晚，但也取得了豐碩的成果。1985年，上海光學(xué)儀器研究所采用光學(xué)自準(zhǔn)直法研制出用于集成電路光刻機(jī)的自動(dòng)調(diào)焦裝置。1986年，哈爾濱工業(yè)大學(xué)光學(xué)儀器教研室研制出激光CCD零件自動(dòng)識(shí)別檢測(cè)系統(tǒng)，并利用自準(zhǔn)直法研制出衛(wèi)星照相設(shè)備中的自動(dòng)調(diào)焦系統(tǒng)，精度達(dá)到10μm[12]。1992年，該所又研制完成圖像檢測(cè)式頻帶切割差動(dòng)比較CCD自動(dòng)調(diào)焦系統(tǒng)，使我國在圖像檢測(cè)自動(dòng)調(diào)焦領(lǐng)域內(nèi)的研究跟國外80年代的研究水平相當(dāng)[13]。上海激光技術(shù)研究所利用像散法對(duì)光盤錄放機(jī)的顯微系統(tǒng)進(jìn)行了自動(dòng)調(diào)焦研究。清華大學(xué)李慶祥教授等人利用內(nèi)光路偏心光束法對(duì)線寬測(cè)量?jī)x器的顯微系統(tǒng)進(jìn)行了自動(dòng)調(diào)焦，實(shí)現(xiàn)了士500μm調(diào)焦范圍內(nèi)的0.1μm的調(diào)焦精度，該水平處于國際先進(jìn)水平[9]。天津大學(xué)在使用CCD攝像技術(shù)對(duì)生物進(jìn)行自動(dòng)篩選時(shí)，采用圖像處理方法對(duì)自動(dòng)調(diào)焦技術(shù)進(jìn)行了相應(yīng)的研究[14]。杭州電子科技大學(xué)的陳國全老師在數(shù)字圖像自動(dòng)調(diào)焦系統(tǒng)的研究上取得了一定的成果。此外，浙江大學(xué)、南京航空航天大學(xué)、北京郵電大學(xué)等根據(jù)具體的系統(tǒng)對(duì)顯微鏡自動(dòng)調(diào)焦方法也進(jìn)行了深入研究。  
1.5 本論文的主要研究?jī)?nèi)容本設(shè)計(jì)從圖像處理的角度提出對(duì)焦，主要涉及內(nèi)容在于FPGA與PC機(jī)的串口通信部分以及FPGA控制L297，L298N組合步進(jìn)電機(jī)控制模塊。實(shí)現(xiàn)從PC機(jī)發(fā)出指令到FPGA產(chǎn)生控制信號(hào)，最后由步進(jìn)電機(jī)控制模塊執(zhí)行操作的一系列工作，完成調(diào)焦工作。分析研究FPGA對(duì)電機(jī)控制開關(guān)信號(hào)輸出方面的能力。
本設(shè)計(jì)主要包括以下幾個(gè)章節(jié)：
第1章 介紹本設(shè)計(jì)的背景和意義以及國內(nèi)外研究現(xiàn)狀。
第2章 對(duì)本設(shè)計(jì)使用的相關(guān)理論進(jìn)行簡(jiǎn)介，重點(diǎn)介紹電磁兼容原理。
第3章 描述本設(shè)計(jì)的硬件部分，對(duì)芯片資料進(jìn)行總結(jié)，設(shè)計(jì)硬件電路并繪制PCB電路圖。
第4章 敘述本設(shè)計(jì)的串口通信設(shè)計(jì)及電機(jī)控制原理。
第5章 介紹調(diào)試過程和感觸。

第二章 調(diào)焦理論簡(jiǎn)介及電磁兼容原理介紹2.1 調(diào)教理論和傳統(tǒng)的自動(dòng)對(duì)焦方法相比,基于圖像處理的自動(dòng)聚焦有著無可比擬的優(yōu)勢(shì),具有高度集成化!智能化!低功耗和高速處理的顯著特征"在自動(dòng)聚焦方法的未來發(fā)展中,圖像處理方法是最具發(fā)展前景的,它指示了自動(dòng)聚焦技術(shù)的發(fā)展趨勢(shì)"。

圖2.1 自動(dòng)調(diào)焦算法流程
從基本原理來說自動(dòng)調(diào)焦可分為兩類：基于鏡頭與被攝目標(biāo)之間距離測(cè)量 的測(cè)距方法和基于調(diào)焦屏上成像清晰的聚焦檢測(cè)方法。

2.1.1測(cè)距法實(shí)現(xiàn)測(cè)距方法的自動(dòng)調(diào)焦主要有三角測(cè)量法、紅外線測(cè)距法和超聲波測(cè)距法。
(1)三角測(cè)量法。其測(cè)距原理如圖2.7所示。左邊的反射鏡是局部鍍膜反射鏡，
圖2.2 三角測(cè)量法原理
只用中間一小塊反射右邊來的光線，其余大部分視場(chǎng)透射前方直接進(jìn)入的光線，這樣在調(diào)焦平面上的影像如圖2.7左下角所示。右邊的反射鏡在電路控制下轉(zhuǎn)動(dòng)，反射鏡的起始位置和左邊的反射鏡平行，調(diào)焦平面上有光電元件進(jìn)行探測(cè)，當(dāng)透射影像和反射影像重合的時(shí)候，可動(dòng)反射鏡的擺動(dòng)角α/2和物點(diǎn)A的距離D之間有如下關(guān)系：
                D=b/tan (α/2×2)                        (2.1)
式中，b為基線長。系統(tǒng)可以計(jì)算出被攝目標(biāo)和鏡頭之間的距離并驅(qū)動(dòng)鏡頭運(yùn)行到合適的位置，完成調(diào)焦。
（2）紅外線測(cè)距法。該方法的原理類似于三角測(cè)量法，所不同的是由照相機(jī)主動(dòng)發(fā)射紅外線作為測(cè)距光源，并用紅外發(fā)光二極管的轉(zhuǎn)動(dòng)代替可動(dòng)反光鏡的轉(zhuǎn)動(dòng)。
（3）超聲波測(cè)距法。該方法是根據(jù)超聲波在攝像機(jī)和被攝物之間傳播的時(shí)間進(jìn)行測(cè)距的。照相機(jī)上分別裝有超聲波的發(fā)射和接收裝置，工作時(shí)由超聲振動(dòng)發(fā)生器發(fā)出持續(xù)時(shí)間約1/1000秒的超聲波，覆蓋整個(gè)畫面的10%。超聲波到達(dá)被攝體后，立即返回被接收器感知，然后由集成電路根據(jù)超聲波的往返時(shí)間來計(jì)算確定調(diào)焦距離。
紅外線式和超聲波式自動(dòng)調(diào)焦是利用主動(dòng)發(fā)射光波或聲波進(jìn)行測(cè)距的，稱之為主動(dòng)式自動(dòng)調(diào)焦[24]。
2.1.2 聚焦檢測(cè)法（1）灰度熵值法。該方法是通過檢測(cè)圖像的輪廓邊緣實(shí)現(xiàn)自動(dòng)調(diào)焦的。圖像的輪廓邊緣越清晰，則它的亮度梯度就越大，或者說邊緣處景物和背景之間的灰度熵值就越大。反之，離焦的像，輪廓邊緣模糊不清，亮度梯度或灰度熵值下降;離焦越遠(yuǎn)，灰度熵值越低。利用這個(gè)原理，將兩個(gè)光電檢測(cè)器放在底片位置的前后相等距離處，被攝影物的像經(jīng)過分光同時(shí)成在這兩個(gè)檢測(cè)器上，分別輸出其成像的灰度熵值。當(dāng)兩個(gè)檢測(cè)器所輸出的灰度熵值相等時(shí)，說明調(diào)焦的像面剛好在兩個(gè)檢測(cè)器中間，即和底片的位置重合，于是調(diào)焦完成。
（2）相位法。該方法是通過檢測(cè)像的偏移量實(shí)現(xiàn)自動(dòng)調(diào)焦的。在感光底片的位置放置一個(gè)由平行線條組成的網(wǎng)格板，線條相繼為透光和不透光。網(wǎng)格板后適當(dāng)位置上與光軸對(duì)稱地放置兩個(gè)受光元件。網(wǎng)絡(luò)板在與光軸垂直方向上往復(fù)振動(dòng)。當(dāng)聚焦面與網(wǎng)格板重合時(shí)，通過網(wǎng)格板透光線條的光同時(shí)到達(dá)其后面的兩個(gè)受光元件。而當(dāng)離焦時(shí)，光束只能先后到達(dá)兩個(gè)受光元件，于是它們的輸出信號(hào)之間有相位差。有相位差的兩個(gè)信號(hào)經(jīng)電路處理后即可控制執(zhí)行機(jī)構(gòu)來調(diào)節(jié)物鏡的位置，使聚焦面與網(wǎng)格板的平面重合。
以上各種自動(dòng)調(diào)焦方法各有其局限性。紅外測(cè)距和超聲波測(cè)距的調(diào)焦方法，當(dāng)被測(cè)目標(biāo)對(duì)紅外光或超聲波有較強(qiáng)的吸收作用時(shí)，將使測(cè)距系統(tǒng)失靈或調(diào)焦不準(zhǔn)確；而灰度熵值法聚焦檢測(cè)受光照條件的制約，當(dāng)光線較弱或樣本與背景明暗差別很小時(shí)，調(diào)焦就會(huì)有困難，甚至完全失去作用
2.1.3基于灰度熵值法的自動(dòng)調(diào)焦算法灰度熵提取算法：
判斷圖像是否聚焦與圖像的高頻成分有關(guān)。當(dāng)完全聚焦時(shí)，圖像清晰，包含邊緣信息的高頻分量最多。通常，判斷圖像聚焦與否是通過焦距評(píng)價(jià)函數(shù)衡量的。常用的焦距評(píng)價(jià)函數(shù)有以下幾種：高頻分量法、平滑法、閾值積分法、灰度差分法、拉普拉斯像能函數(shù)等[25]。
灰度差分法是利用圖像的相鄰像素(左側(cè)及上側(cè)像素)差的絕對(duì)值之和作為焦距評(píng)價(jià)函數(shù)，即:
          　　　(2.2)
式2.2中，f(x,y)表示第x行、第y列像索的灰度值，像素的相對(duì)位置如表2.1所示。實(shí)驗(yàn)中對(duì)于亮度比較均勻的圖像，其聚焦效果不理想，為此本設(shè)計(jì)提出一種改進(jìn)的灰度差分法作為焦距評(píng)價(jià)函數(shù)。其算法描述如下：
   　　　　　　　(2.3)　　　　                                                               
式2.3中選取了鄰近的四個(gè)像素(左側(cè)、左上側(cè)、上側(cè)及右上側(cè)像素)作比較，增大了焦距評(píng)價(jià)函數(shù)的絕對(duì)值。搜索曲線尖銳，容易找到最佳位置[26]。
表2.1 圖像中像素的相對(duì)位置
f(x-1,y-1)
   
f(x,y-1)
   
f(x+1,y-1)
   
f(x+2,y-1)
f(x-1,y)
   
f(x,y)
   
f(x+1,y)
   
f(x+2,y)
f(x-1,y+1)
   
f(x,y+1)
   
f(x+1,y+1)
   
f(x+2,y+1)
f(x-1,y+2)
   
f(x,y+2)
   
f(x+1,y+2)
   
f(x+2,y+2)

2.1.4 聚焦檢測(cè)閾值判斷法當(dāng)圖像聚焦良好時(shí)，圖像邊緣清晰，灰度熵值較大；當(dāng)圖像聚焦欠佳時(shí)，圖像邊緣模糊，灰度熵值較小。因此，可對(duì)圖像灰度熵值范圍進(jìn)行判斷，當(dāng)灰度熵值大于某一閾值時(shí)，即可認(rèn)為圖像聚焦清晰。
2.2 電磁兼容原理簡(jiǎn)介電磁兼容(EMC)是一門新興的綜合性學(xué)科，它主要研究電磁干擾和抗干擾 的問題。電磁兼容性是指電子設(shè)備或系統(tǒng)在規(guī)定的電磁環(huán)境電平下不因電磁干擾而降低性能指標(biāo),同時(shí)它們本身產(chǎn)生的電磁輻射不大于檢定的極限電平,不影 響其它電子設(shè)備或系統(tǒng)的正常運(yùn)行,并達(dá)到設(shè)備與設(shè)備、系統(tǒng)與系統(tǒng)之間互不干擾、共同可靠地工作的目的。而電磁環(huán)境電平是受試設(shè)備或系統(tǒng)在不加電,于規(guī)定的試驗(yàn)場(chǎng)地和時(shí)間內(nèi),存在于周圍空間的輻射和電網(wǎng)內(nèi)傳導(dǎo)信號(hào)及噪聲的量值,這個(gè)電磁環(huán)境電平是由自然干擾源及人為干擾源的電磁能量共同形成的。 電子設(shè)備和系統(tǒng)的電磁兼容性指標(biāo)已成為電子設(shè)備和系統(tǒng)設(shè)計(jì)在研制時(shí)的一 個(gè)重要的技術(shù)要求�，F(xiàn)在已經(jīng)有了抑制電子設(shè)備和系統(tǒng)的EMI的國際標(biāo)準(zhǔn),統(tǒng)稱為電磁兼容(EMC)標(biāo)準(zhǔn),它們可以作為普通設(shè)計(jì)者布線和布局時(shí)抑制電磁輻射 和干擾的準(zhǔn)則。對(duì)于軍用電子產(chǎn)品設(shè)計(jì)者來說,標(biāo)準(zhǔn)會(huì)更嚴(yán)格,要求更苛刻。目前,電子器材用于各類電子設(shè)備和系統(tǒng)仍然以印制電路板為主要裝配方式。實(shí)踐 證明,即使電路原理圖設(shè)計(jì)正確,印制電路板設(shè)計(jì)不當(dāng),也會(huì)對(duì)電子設(shè)備的可靠性產(chǎn)生不利影響。所以,保證印制電路板的電磁兼容性是整個(gè)系統(tǒng)設(shè)計(jì)的關(guān)鍵 。
2.3 電磁兼容技術(shù)在PCB中的應(yīng)用目前產(chǎn)品的電磁兼容問題常常在檢測(cè)機(jī)構(gòu)對(duì)產(chǎn)品進(jìn)行電磁兼容測(cè)試以后才 去解決,甚至當(dāng)產(chǎn)品使用后出現(xiàn)問題時(shí)才去補(bǔ)救。這樣做非但費(fèi)時(shí)費(fèi)力,而且不 能從根本上解決問題。因此, 應(yīng)該在產(chǎn)品開發(fā)的最初階段就進(jìn)行電磁兼容設(shè)計(jì)。 由于PCB板上的電子器件密度越來越大,走線越來越窄,信號(hào)的頻率越來越高,不 可避免地會(huì)引人 EMC(電磁兼容)和EMI(電磁干擾)的問題。所以,設(shè)計(jì)目的是使板上各部分電路之間沒有相互干擾,并使印制板對(duì)外的傳導(dǎo)發(fā)射和輻射發(fā)射盡 可能降低,達(dá)到有關(guān)標(biāo)準(zhǔn)要求。外部的傳導(dǎo)干擾和輻射干擾對(duì)板上的電路基本無 影響, 實(shí)際上在設(shè)計(jì)中采取正確的措施常常能同時(shí)起到抗干擾和抑制發(fā)射的作用。在設(shè)計(jì)印制電路板布線時(shí),首先要選取印制板類型, 然后確定元器件在板上的位置,再依次布置地線、電源線、高速信號(hào)線和低速信號(hào)線。(l)印制電路板的 選取。印制電路板有單面、雙面和多層板之分。單面和雙面板一般用于低、中密度布線的電路和集成度較低的電路。多層板適用于高密度布線、高集成度芯片 的高速數(shù)字電路。(2)元器件布置。首先應(yīng)對(duì)板上的元器件分組,目的是對(duì)印制板上的空間進(jìn)行分割,同組的放在一起,以便在空間上保證各組的元器件不至于相互干擾。一般先按使用電源電壓分組，再按數(shù)字與模擬、高速與低速以及 電流大小等進(jìn)一步分組。不相容的器件要分開布置, 例如發(fā)熱元件遠(yuǎn)離關(guān)鍵集成 電路,磁性元件要屏蔽,敏感器件則應(yīng)遠(yuǎn)CPU時(shí)鐘發(fā)生器等等。連接器及其引腳應(yīng)根據(jù)元器件在板上的位置確定。所有連接器最好放在印制板的一側(cè),盡量避免從兩側(cè)引出電纜,以便減小共模電流輻射 。高速器件（頻率大于 10MHz或上升時(shí)間小于Zns的器件)盡可能遠(yuǎn)離連接器。1/0驅(qū)動(dòng)器則應(yīng)緊靠連接器,以免1/0信號(hào)在板上長距離走線,藕合上干擾信號(hào)。(3)地線的布置。布置 地線時(shí)首先考慮的問題是“分地”,即根據(jù)不同的電源電壓,數(shù)字電路和模擬電路分別設(shè)置地線。在多層印制板中有專門的地線層,在地線層上用“劃溝”的方法來分地。但是,分地并不是把各種地完全隔離,而是在適當(dāng)?shù)奈恢萌孕璋巡?同 的地短接起來,以保證整個(gè)地線的電連續(xù)性,短接通道有時(shí)也形象地稱之為 “橋”。橋應(yīng)該有足夠的寬度。布置地線時(shí)要注意以下幾點(diǎn):多層板信號(hào)層上的高速信號(hào)軌線不能橫跨地線層上的溝。A/D變換器芯片如只有一個(gè)地線引腳,則 該芯片應(yīng)安放在連接模擬地和數(shù)字地的橋上,避免數(shù)字信號(hào)回流繞溝而行連接 器不要跨裝在地線溝上,因?yàn)闇蟽蛇叺牡仉娢豢赡懿顒e較大,從而通過外接電纜產(chǎn)生共模輻射騷擾。雙面板的地線通常采用井字形網(wǎng)狀結(jié)構(gòu),即一面安排成梳形結(jié)構(gòu)地線,另一面安排幾條與之垂直的地線,交叉處用過孔連接。網(wǎng)狀結(jié)構(gòu)能減 小信號(hào)電流的環(huán)路面積。地線應(yīng)盡可能地粗,以減小地線上的分布電感。(4)電源線的布置。印制板上的電源供電線由于給板上的數(shù)字邏輯器件供電,線路中存在著瞬態(tài)變化的供電電流,因此將向空間輻射電磁騷擾。供電線路電感又將引起 共阻抗藕合干擾,同時(shí)會(huì)影響集成片的響應(yīng)速度和引起供電電壓的振蕩。一般采 用濾波去藕電容和減小供電線路特性阻抗的方法來抑制電源線中存在的騷擾。 雙面板上采用軌線對(duì)供電。軌線對(duì)應(yīng)盡可能粗,并相互靠近。供電環(huán)路面積應(yīng)減 小到最低程度,不同電源的供電環(huán)路不要相互重疊。如印刷板上布線密度較高不 易達(dá)到上述要求,則可采用小型電源母線條插在板上供電。多層板的供電有專用 的電源層和地線層,面積大,間距小,特性阻抗可小于In。印制電路板上的供電線路應(yīng)加濾波器和去禍電容。在板的電源引人端使用大容量的電解電容作低頻 濾波,再并聯(lián)一只陶瓷電容作高頻濾波。板上集成片的電源引腳和地線引腳之 間應(yīng)加陶瓷電容進(jìn)行去藕,至少每3塊集成片應(yīng)有一個(gè)去藕電容。去藕電容應(yīng) 貼近集成片安裝,連接線應(yīng)盡量短,最大不超過4cm。去藕回路的面積也應(yīng)可能 減小。多層板的電源層和地線層之間的電容也參與去藕,主要是對(duì)頻率較高的頻 段而言的。如果層電容量不足,板上可再另加去藕電容。采用表面安裝(STM)的 去禍電容可以進(jìn)一步減小去藕回路的面積,達(dá)到良好的濾波效果。(5)信號(hào)線的 布置。不相容的信號(hào)線(數(shù)字與模擬、高速與低速、大電流與小電流、高電壓與 低電壓等)應(yīng)相互遠(yuǎn)離,不要平行走線。分布在不同層上的信號(hào)線走向應(yīng)相互垂直。這樣 可以減少線間的電場(chǎng) 和磁場(chǎng)禍合干擾信號(hào)線的布置最好根據(jù)信號(hào)的流向順序安排。一個(gè)電路的輸出信號(hào)線不要再折回輸人信號(hào)線區(qū)域。高速信號(hào)線要盡可能地短,以免干擾其他信號(hào)線。在雙面板上,必要時(shí)可在高速信號(hào)線 兩邊加隔離地線。多層板上所有高速時(shí)鐘線都應(yīng)根據(jù)時(shí)鐘線的長短,采用相應(yīng)的屏 蔽措施。應(yīng)考慮信號(hào)線阻抗匹配問題。所謂阻抗匹配就是信號(hào)線的負(fù)載應(yīng)與信號(hào)線的特性阻抗相等。特性阻抗與信號(hào)線的寬度、與地線層的距離以及板材的介電常數(shù)等物理因素有關(guān),是信號(hào)線的固有特性。阻抗不匹配將引起傳輸信號(hào) 的反射,使數(shù)字波形產(chǎn)生振蕩,造成邏輯混亂。通常信號(hào)線的負(fù)載是芯片,基本 穩(wěn)定。造成不匹配的原因主要是信號(hào)線走線過程中本身的特性阻抗的變化，例 如走線的寬窄不一,走線拐彎,經(jīng)過過孔等。所以,布線時(shí)應(yīng)采取以下措施,使得 信號(hào)線全程走線的特性阻抗保持不變:高速信號(hào)線布置在同一層上,不經(jīng)過過 孔。一般數(shù)字信號(hào)線應(yīng)避免穿過二個(gè)以上的過孔。信號(hào)線拐90°直角會(huì)產(chǎn)生特 性阻抗變化,所以拐角處應(yīng)設(shè)計(jì)成弧形或軌線的外側(cè)用兩45°角連接。信號(hào)線不要離印制板邊緣太近,留有的寬度應(yīng)至少大于軌線層和地線層的距離, 否則會(huì)引起特性阻抗變化,而且容易產(chǎn)生邊緣場(chǎng),增加向外的輻射。時(shí)鐘發(fā)生器如有 多個(gè)負(fù)載,則不能用樹型結(jié)構(gòu)走線,而應(yīng)用蜘蛛網(wǎng)型結(jié)構(gòu)走線,即所有的時(shí)鐘負(fù)載直接與時(shí)鐘功率驅(qū)動(dòng)器相互連接。在印制板不允許有任何電氣上沒有連接并 懸空的金屬存在,例如集成片上空閑的引腳、散熱片、金屬屏蔽罩、支架和板上沒有利用的金屬面等都應(yīng)該就近接地線層。
2.5 本章小結(jié) 線路板設(shè)計(jì)階段如果缺乏有效的手段分析電磁干擾,則產(chǎn)品可能通不過E M C 標(biāo)準(zhǔn)而不能進(jìn)人生產(chǎn)。傳統(tǒng)的嘗試性方法仍是國內(nèi)設(shè)計(jì)人員普遍采用 的方法 , 但各種各樣的借助于計(jì)算機(jī)輔助設(shè)計(jì)的方法正應(yīng)運(yùn)而生Altium designer設(shè)計(jì)軟件內(nèi)部的自動(dòng)布線軟件包SPI CE仿真器相結(jié)合實(shí)現(xiàn)了具有E M C設(shè)計(jì)的PCB計(jì)算機(jī)輔助設(shè)計(jì)。從上面布線規(guī)則可知, 高速信號(hào)線要短,這可以通過配置長度 約束規(guī)則來實(shí)現(xiàn)。對(duì)于承載高速信號(hào)的走線網(wǎng)絡(luò)可以采用菊花鏈拓?fù)?規(guī)定允許最 長走線。并行導(dǎo)線容易引起相互串?dāng)_,可以通過配置并行走線的最大長度來把 串?dāng)_限制在允許的范圍之內(nèi)。 由于導(dǎo)線的特性阻抗會(huì)引起公共阻抗干擾,所以采用Altium designer布線時(shí),可以在信號(hào)完整性功能項(xiàng)設(shè)定中配置阻抗約束條件 來保證網(wǎng)絡(luò)最大允許導(dǎo)線阻抗。同時(shí),還可以通過設(shè)定信號(hào)完整性功能項(xiàng)中的上 沖、下沖、延遲時(shí)間約束來保證信號(hào)的完整。Altium designer的強(qiáng)大設(shè)計(jì)功能為 PCB電磁兼容的設(shè)計(jì)提供了一種手段當(dāng)然,設(shè)計(jì)過程中需要跟據(jù)電磁干擾指標(biāo) 去分析計(jì)算相應(yīng)的布線參數(shù),這也是該軟件在電磁兼容設(shè)計(jì)中的不足之處 。


第三章 調(diào)焦電路的硬件設(shè)計(jì)3.1 總體方案 本設(shè)計(jì)的主要內(nèi)容是對(duì)輪廓清晰的靜止物體實(shí)現(xiàn)較好程度的調(diào)焦。
系統(tǒng)由PC機(jī)串口輸入、FPGA系統(tǒng)、L297，L298N電機(jī)驅(qū)動(dòng)電路組成。即由PC機(jī)完成對(duì)圖像灰度值的分析；通過串口向FPGA輸入離焦量并由FPGA產(chǎn)生控制信號(hào)向L297傳達(dá)控制命令，并產(chǎn)生相關(guān)信號(hào)的控制波形，由L297產(chǎn)生開關(guān)信號(hào)控制電機(jī)轉(zhuǎn)動(dòng)；
自動(dòng)調(diào)焦系統(tǒng)的組成如圖3.1
圖3.1 自動(dòng)調(diào)焦系統(tǒng)的組成框圖
在本設(shè)計(jì)中，F(xiàn)PGA芯片使用Atlera公司MAX7000S系列EPM7128芯片；電機(jī)控制電路選擇L297和L298N組成的驅(qū)動(dòng)模塊。穩(wěn)壓芯片使用REG-1117 5V和 REG-1117 3.3V器件 對(duì)主要芯片進(jìn)行供電。并使用MAX3232串口芯片完成串口通信。
本設(shè)計(jì)的特點(diǎn)在于PC機(jī)和FPGA的串口通訊，可以做到通過PC機(jī)對(duì)電路板的實(shí)時(shí)操控，控制步進(jìn)電機(jī)的正反轉(zhuǎn)，步進(jìn)方式，及轉(zhuǎn)動(dòng)角度。
3.2 器材簡(jiǎn)介3.2.1 芯片介紹Altera公司生產(chǎn)的可編程邏輯器件具有良好的性能、極高的密度和非常大的靈活性。除了具有一般可編程邏輯器件的特點(diǎn)外，還具有改進(jìn)的結(jié)構(gòu)、先進(jìn)的處理技術(shù)、現(xiàn)代化的開發(fā)工具以及多種宏功能模塊可選用等眾多優(yōu)點(diǎn)。
（1）高性能
高性能體現(xiàn)在技術(shù)和結(jié)構(gòu)上，Altera公司生產(chǎn)的器件采用銅鋁布線的先進(jìn)CMOS技術(shù)，具有非常低的功耗和相當(dāng)高的速度，而且采用連續(xù)式互連結(jié)構(gòu)，提供快速的、連續(xù)的信號(hào)延時(shí)。
（2）高密度邏輯集成
設(shè)計(jì)者總是尋求盡可能高的邏輯集成度，將更多的邏輯集成進(jìn)更小的器件中來縮小印制板的尺寸和降低成本。具有高集成能力的可編程邏輯器件提供了優(yōu)秀的解決方案。Altera公司生產(chǎn)的器件密度從300門到400萬門，能很容易地集成現(xiàn)有的各種邏輯器件，包括小規(guī)模及大規(guī)模標(biāo)準(zhǔn)邏輯器件、PLD、FPGA或ASIC。高集成能力的可編程邏輯器件提供更高的系統(tǒng)性能，更高的可靠性，更低的成本。
（3）高性能價(jià)格比
Altera公司不斷努力改進(jìn)產(chǎn)品的開發(fā)和制造工藝，多年的經(jīng)驗(yàn)積累使其處理技術(shù)和制造流程高度有效，使Altera公司能夠提供高性能價(jià)格比的可編程邏輯器件。Altera公司生產(chǎn)的PLD的成本與門陣列相當(dāng)。
（4）開發(fā)周期短
對(duì)許多設(shè)計(jì)工程師來說，時(shí)間是最寶貴的資源，Altera的快速、直觀、易于使用的QuartusⅡ軟件能夠極大地縮短開發(fā)周期。使用QuartusⅡ軟件進(jìn)行設(shè)計(jì)輸入、處理、校驗(yàn)以及器件編程快速、有效。
（5）對(duì)器件優(yōu)化的IP解決方案
Altera公司提供已經(jīng)制作完成，經(jīng)過預(yù)先測(cè)試并優(yōu)化了的IP宏功能模塊，允許設(shè)計(jì)人員在一個(gè)器件中快速實(shí)現(xiàn)一定的功能而不必從基礎(chǔ)的設(shè)計(jì)做起，宏功能模塊大大地提高了設(shè)計(jì)效率。
（6）在線可編程
Altera系列器件具有在線可編程性，簡(jiǎn)化了樣品設(shè)計(jì)開發(fā)過程及流水線生產(chǎn)過程，提高了設(shè)計(jì)的靈活性，并且能夠快速有效地對(duì)產(chǎn)品進(jìn)行現(xiàn)場(chǎng)升。Altera的ISP使用IEEE1149.1標(biāo)準(zhǔn)的JTAG測(cè)試端口，允許對(duì)器件進(jìn)行編程，并且可以對(duì)印刷電路板（PCB）進(jìn)行功能測(cè)試。同時(shí)，它還有被動(dòng)串行下載模式（PS）在PS模式中，配置數(shù)據(jù)從數(shù)據(jù)源通過Byte Blaster下載線串行的送到FPGA中，配置數(shù)據(jù)的同步時(shí)鐘由數(shù)據(jù)源提供[29]。
EPM7128是可編程的大規(guī)模邏輯器件，為ALTERA公司的MAX7000S系列產(chǎn)品，具有高阻抗、電可擦等特點(diǎn)，可用門單元為2500個(gè)，管腳間最大延遲為5ns，工作電壓為+5V。
3.3   本設(shè)計(jì)簡(jiǎn)介。本設(shè)計(jì)采用JTAG下載模式，F(xiàn)PGA器件的配置是經(jīng)過JTAG引腳TCK、TMS、TDI、TDO完成的，JTAG引腳說明如表3.2所示。
在調(diào)試過程中，由PC機(jī)發(fā)出離焦量信號(hào)。通過串口把指令發(fā)給FPGA，由FPGA根據(jù)指令向L297傳達(dá)控制信號(hào)�？刂芁297的 half ，cw等信號(hào)的大小�？刂齐姍C(jī)的轉(zhuǎn)動(dòng)步數(shù)和轉(zhuǎn)動(dòng)方式。
所有基于JTAG的操作都必須同步于JTAG的時(shí)鐘信號(hào)TCK。在TCK的上升沿讀取或輸出有效數(shù)據(jù)，有嚴(yán)格的建立和保持的時(shí)間關(guān)系的要求，因此一般情況下JTAG的時(shí)鐘不會(huì)太高。JTAG邊界掃描測(cè)試由測(cè)試訪問端口的控制器管理，只要FPGA上電后電壓正確，且JTAG鏈路完整，則JTAG電路可立即正常工作，清空J(rèn)TAG配置寄存器等待外界響應(yīng)。
在JTAG模式下，可以通過ByteBlasterⅡ并口下載電纜、ByteBlasterMV并口下載電纜、MasterBlaster串行/USB通信電纜和USB-Blaster下載電纜對(duì)器件進(jìn)行配置。


表3.2　JTAG引腳功能說明
引腳
   
說明
   
功能
TDI
   
測(cè)試數(shù)據(jù)輸入
    測(cè)試和編程數(shù)據(jù)串行輸入指示引腳，數(shù)據(jù)在TCK的上升沿輸入
TDO
   
測(cè)試數(shù)據(jù)輸出
    測(cè)試和編程數(shù)據(jù)串行輸出指示引腳，數(shù)據(jù)在TCK的下降沿輸出。如果不從該引腳輸出數(shù)據(jù)，該引腳為三態(tài)
TMS
   
測(cè)試模式選擇
    輸入引腳，提供控制信號(hào)以確定TAP控制器狀態(tài)機(jī)的轉(zhuǎn)換。狀態(tài)機(jī)內(nèi)的轉(zhuǎn)換發(fā)生在TCK的上升沿，TMS必須在TCK的上升沿前建立，TMS在TCK的上升沿賦值
TCK
   
測(cè)試時(shí)鐘輸入
    時(shí)鐘輸入到BST電路，一些操作發(fā)生在上升沿，另一些操作發(fā)生在下降沿
TRST
   
測(cè)試復(fù)位輸入
    低電平有效異步復(fù)位邊界掃描測(cè)試電路。根據(jù)IEEE標(biāo)準(zhǔn)1149.1，TRST引腳為可選項(xiàng)
3.1.1上拉電阻存在的理由Altera公司不斷優(yōu)化JTAG模式中的上拉和下拉電路，這是隨著FPGA內(nèi)部的JTAG控制的發(fā)展而發(fā)展的。這些電阻有不可低估的作用，不但需要設(shè)計(jì)者在PCB上一個(gè)不漏，而且需要靈活應(yīng)用。
1.保證電路的初始值。比如TCK信號(hào)采用下拉電阻。為什么采用下拉電阻，而不采用上拉電阻呢?因?yàn)橄吕娮枋筎CK信號(hào)的初始值為0，由于是時(shí)鐘信號(hào)，可以保證時(shí)鐘信號(hào)在初值后第一個(gè)邊沿為上升沿，而JTAG控制電阻正是以TCK的上升沿向FPGA內(nèi)部寫配置數(shù)據(jù)的。

　　2.這里的上/下拉電阻僅僅屬于推薦值，并非確定值，目的是保證信號(hào)質(zhì)量。以上拉電阻為例，如果上拉電阻為10K以上，由于管腳對(duì)地有一個(gè)等效電容，由于T=RC，C由器件的工藝決定，電阻越大，充放電時(shí)間越長，信號(hào)的上升沿就越緩慢，斜率就越小。上升時(shí)間如果超過JTAG控制電路的要求，向FPGA內(nèi)部寫數(shù)據(jù)就可能出錯(cuò)。那么，如果上拉電阻越小呢?會(huì)不會(huì)上升時(shí)間變小呢?是的。電阻變小，上升時(shí)間變小，斜率變大，但是卻帶來了另一個(gè)嚴(yán)峻的問題，如果電阻小到一定程度，信號(hào)將在上升沿出現(xiàn)上沖現(xiàn)象，情形嚴(yán)重時(shí)會(huì)出現(xiàn)信號(hào)的振鈴。如果電阻太小，產(chǎn)生的倒灌電流超過器件IO的容限，JTAG控制電路會(huì)燒壞。
　　那么，這個(gè)電阻究竟多大才滿足一般PCB的要求呢?一般情況使用4.7K。
3.保證信號(hào)的驅(qū)動(dòng)能力。前面提到，電阻越小，信號(hào)的斜率越小，同時(shí)信號(hào)的驅(qū)動(dòng)能力越強(qiáng)。電阻越大，信號(hào)斜率越大，同時(shí)信號(hào)的驅(qū)動(dòng)能力越 弱。這一點(diǎn)在JTAG菊花鏈電路中有及其重要的重要。
3.4 電路設(shè)計(jì)3.4.1 FPGA電路設(shè)計(jì)圖3.2為FPGA的 JTAG下載口電路圖。

圖3.2  JTAG下載口電路圖

圖3.3為FPGA晶振時(shí)鐘輸入電路：

圖3.3 FPGA晶振時(shí)鐘電路
圖3.4為FPGA電源電路：

圖3.4 FPGA電源電路
3.4.2 串口電路本設(shè)計(jì)使用串口電路以便于數(shù)據(jù)通信。串口芯片使用3.3V供電的MAX3232 。其電路圖如圖3.7所示。

圖3.7 串口電路
3.4.3 穩(wěn)壓電路設(shè)計(jì)本設(shè)計(jì)中L927，L298N, FPGA,MAX3232等芯片都是5V供電。本設(shè)計(jì)分別使用REG1117-3.3和REG1117-5將5.5V電壓轉(zhuǎn)換為3.3V和5V。其電路參見圖3.6

圖3.6電源電路

3.5 電機(jī)控制理論3.5.1 L297 芯片L297是意大利SGS半導(dǎo)體公司生產(chǎn)的步進(jìn)電機(jī)專用控制器，它能產(chǎn)生4相控制信號(hào)，可用于計(jì)算機(jī)控制的兩相雙極和四相單相步進(jìn)電機(jī)，能夠用單四拍、雙四拍、四相八拍方式控制步進(jìn)電機(jī)。芯片內(nèi)的PWM斬波器電路可開關(guān)模式下調(diào)節(jié)步進(jìn)電機(jī)繞組中的電機(jī)繞組中的電流。該集成電路采用了SGS公司的模擬/數(shù)字兼容的I2L技術(shù)，使用5V的電源電壓，全部信號(hào)的連接都與TFL/CMOS或集電極開路的晶體管兼容。L297的芯片引腳特別緊湊，采用雙列直插20腳塑封封裝
。變換器是一個(gè)重要組成部分。變換器由一個(gè)三倍計(jì)算器和某些組合邏輯電路組成，產(chǎn)生 一個(gè)基本的八格雷碼(順序如圖3所示)。由          圖
變換器產(chǎn)生4個(gè)輸出信號(hào)送給后面的輸出邏輯部分，輸出邏輯提供禁止和斬波器功能所需的相序。為了獲
得電動(dòng)機(jī)良好的速度和轉(zhuǎn)矩特性，相序信號(hào)是通過2個(gè)            圖3.17 L297引腳
PWM斬波器控制電動(dòng)波器包含有一個(gè)比較器、一個(gè)觸發(fā)器和一個(gè)外部檢測(cè)電阻，如圖4所示，晶片內(nèi)部的通用振蕩器提供斬波頻率脈沖。每個(gè)斬波器的觸發(fā)器由振蕩器的脈沖調(diào)節(jié)，當(dāng)負(fù)載電流提高時(shí)檢測(cè)電阻上的電壓相對(duì)提高，當(dāng)電壓達(dá)到Uref時(shí)(Uref是根據(jù)峰值負(fù)載電流而定的)，將觸發(fā)器重置，切斷輸出，直至第二個(gè)振蕩脈沖到來、此線路的輸出(即觸發(fā)器Q輸出)是一恒定速率的PWM信號(hào)，L297的CONTROL端的輸入決定斬波器對(duì)相位線A，B，C，D或抑制線INH1和INH2起作用。CONTROL為高電平時(shí)，對(duì)A，B，C，D有抑制作用；為低電平時(shí)，則對(duì)抑制線INH1和INH2有抑制作用，從而可對(duì)電動(dòng)機(jī)和轉(zhuǎn)矩進(jìn)行控制。
3.5.2   L297各引腳功能說明1腳(SYNG)——斬波器輸出端。如多個(gè)297同步控制，所有的SYNC端都要連在一起，共用一套振蕩元件。如果使用外部時(shí)鐘源，則時(shí)鐘信號(hào)接到此引腳上。
3腳(HOME)——集電極開路輸出端。當(dāng)L297在初始狀態(tài)(ABCD=0101)時(shí)，此端有指示。當(dāng)此引腳有效時(shí)，晶體管開路。
4腳(A)——A相驅(qū)動(dòng)信號(hào)。
5腳(INH1)——控制A相和B相的驅(qū)動(dòng)極。當(dāng)此引腳為低電平時(shí)，A相、B相驅(qū)動(dòng)控制被禁止；當(dāng)線圈級(jí)斷電時(shí)，雙極性橋用這個(gè)信號(hào)使負(fù)載電源快速衰減。若CONTROL端輸入是低電平時(shí)，用斬波器調(diào)節(jié)負(fù)載電流。
6腳(B)——B相驅(qū)動(dòng)信號(hào)。
7腳(C)——C相驅(qū)動(dòng)信號(hào)。
8腳(INH2)——控制C相和D相的驅(qū)動(dòng)級(jí)。作用同INH1相同。
9腳(D)——D相驅(qū)動(dòng)信號(hào)。
10腳(ENABLE)——L297的使能輸入端。當(dāng)它為低電平時(shí)，INH1，INH2，A，B，C，D都為低電平。當(dāng)系統(tǒng)被復(fù)位時(shí)用來阻止電機(jī)驅(qū)動(dòng)。
11腳(CONTROL)——斬波器功能控制端。低電平時(shí)使INH1和INH2起作用，高電平時(shí)使A，B，C，D起作用。
12腳(Vcc)——+5V電源輸入端。
17腳(CW/CCW)—方向控制端。步進(jìn)電機(jī)實(shí)際旋轉(zhuǎn)方向由繞組的連接方法決定。當(dāng)改變此引腳的電平狀態(tài)時(shí)，步進(jìn)電機(jī)反向旋轉(zhuǎn)。
19腳(HALF/FULL)——半步、全步方式 選擇端。此引腳輸入高電平時(shí)為半步方式(四相八拍)，低電平時(shí)為全步方式。如選擇全步方式時(shí)變換器在奇數(shù)狀態(tài)，會(huì)得到單相工作方式(單四拍)。
20腳(RESET)——復(fù)位輸入端。此引腳輸入負(fù)脈沖時(shí)，變換器恢復(fù)初始狀態(tài) (ABCD=0101)。
3.5.3 L297驅(qū)動(dòng)相序的產(chǎn)生L297能產(chǎn)生單四拍、雙四拍和四相八拍工作所需的適當(dāng)相序。3種方式的驅(qū)動(dòng)相序都可以很容易地根據(jù)變換器輸出的格雷碼的順序產(chǎn)生，格雷碼的順序直接與四八拍(半步方式)相符合 ，只要在腳19輸入一高電平即可得到。其波形圖如圖3.8所示。
   



圖3.8 四相八拍模式波形圖
通過交替跳過在八步順序中的狀態(tài)就可以得到全步工作方式，此時(shí)需在腳19接一低電平，前已述及根據(jù)變換器的狀態(tài)可得到四拍或雙四拍2種工作模式，如圖9，10所示。
                                
圖3.9 單四拍模式波形圖                                                                                

                               圖3.10 雙四拍模式
3.5.4 L298N 功能簡(jiǎn)介L298有15引腳的Multiwatt和20引腳的雙列直插兩種封裝。它是一個(gè)高電壓，高電流的雙橋驅(qū)動(dòng)設(shè)計(jì)，可以接受標(biāo)準(zhǔn)邏輯電平，驅(qū)動(dòng)像繼電器、電磁閥、DC和步進(jìn)電機(jī)等。有兩個(gè)使能端來使設(shè)備自由的接受或者拒絕輸入信號(hào)。每個(gè)橋的低晶體管發(fā)射源被連在了一起，相應(yīng)的外部終端可被用于連接一個(gè)外部感應(yīng)電阻。提供了一個(gè)額外的電源輸入使邏輯工作在一個(gè)地電壓。



                                  圖3.11  L298N 常見封裝
3.5.5 L298N 工作方式1電源輸出部分
L298N集成兩個(gè)輸出部分(A;B).電源輸出部分是一個(gè)橋式結(jié)構(gòu)，它的輸出通�？梢则�(qū)動(dòng)一個(gè)感應(yīng)負(fù)載或者微分模式，這取決于它的輸入部分。負(fù)載電流來源于檢測(cè)端口所在的橋：一個(gè)額外的電阻（Rsa；Rsb）允許用來加強(qiáng)這個(gè)電流的變化強(qiáng)度。
1、2輸入部分
每個(gè)橋通過輸入端口IN1；IN2：ENA和IN3；IN4：ENB中的四個(gè)輸入門所驅(qū)動(dòng)的。當(dāng)使能端為高電平時(shí)，輸入信號(hào)設(shè)置（開啟）橋式部分，當(dāng)使能端為低電平時(shí)，輸入部分抑制橋式部分。所有的輸入信號(hào)均為邏輯電平。
2.建議
一個(gè)無極性電容，通常為100nf，必須在Vs與Vss和地之間連接并且盡可能靠近地端。當(dāng)功率電源的大電容離IC太遠(yuǎn)時(shí)，另外一個(gè)小的必須盡量靠近L298N。感應(yīng)電阻，不是線繞型，必須接在靠近IC的GND端口的VS的負(fù)極端的地。每一個(gè)輸入端必須通過一條較短的路徑與驅(qū)動(dòng)信號(hào)相連。
啟動(dòng)和關(guān)閉：?jiǎn)?dòng)之前的電源電壓和關(guān)閉之前的使能輸入端必須接在低電位。
5.4 L297和L928N組合步進(jìn)電機(jī)控制
297加驅(qū)動(dòng)器組成的步進(jìn)電機(jī)控制電路具有以下優(yōu)點(diǎn)：使用元件少，組件的損耗低，可靠性高體積小，軟件開發(fā)簡(jiǎn)單，并且計(jì)算機(jī)(或單片機(jī))硬件 費(fèi)用大大減少。L297與L298配合使用控制雙極步進(jìn)電機(jī)工作電流可達(dá)2.5A；如與L293E配套使用，步進(jìn)電機(jī)繞組電流。圖12為L297和L298組成的控制驅(qū)動(dòng)器的線路圖。
L297的特性是只需要時(shí)鐘、方向和模式輸入信號(hào)。相位是由內(nèi)部產(chǎn)生的，因此可減輕計(jì)算機(jī)(或單片機(jī))和程序設(shè)計(jì)的負(fù)擔(dān)。L298芯片是一種高壓、大電流雙H橋式驅(qū)動(dòng)器。
L297和L298組合控制驅(qū)動(dòng)的步進(jìn)電機(jī)可用于如打印機(jī)的托架位置、記錄儀的進(jìn)給機(jī)構(gòu)，以及打字機(jī)、數(shù)控機(jī)床、軟盤驅(qū)動(dòng)器、機(jī)器人、繪圖機(jī)、復(fù)印機(jī)、閥門等設(shè)備和裝置。
連接方式參見下圖

圖3.12 L297和L298N 組合控制電路
3.6 電路的PCB設(shè)計(jì)圖3.7為PCB電路圖，圖3.8為電路圖實(shí)物圖。


圖3.17 PCB圖

圖3.13 PCB電路板
3.8圖為實(shí)際電路圖

3.6 本章小結(jié)本章節(jié)主要闡述了硬件設(shè)計(jì)的思路和芯片工作方式。串口通信方式是本設(shè)計(jì)的主要設(shè)計(jì)工作。實(shí)現(xiàn)了FPGA和PC機(jī)的實(shí)時(shí)通訊。并且可以分別對(duì)L297的不同輸出信號(hào)進(jìn)行獨(dú)立控制。對(duì)電機(jī)的操作實(shí)現(xiàn)了獨(dú)立化，精確化。
JTAG口的數(shù)據(jù)下載，保證了FPGA內(nèi)部串口通訊程序可是隨著設(shè)計(jì)者的需要進(jìn)行修改，進(jìn)而保證了FPGA控制信號(hào)產(chǎn)生方式的可操作性。


第四章 串口通信程序設(shè)計(jì)4.1  編程環(huán)境本設(shè)計(jì)所有控制、驅(qū)動(dòng)、運(yùn)算功能均有可編程芯片F(xiàn)PGA實(shí)現(xiàn)。本設(shè)計(jì)對(duì)FPGA編程使用Verilog HDL硬件描述語言和QuartusII9.0集成編譯環(huán)境。
4.1.1 硬件語言 Verilog HDL 特點(diǎn)總體上說，Verilog HDL硬件描述語言具有以下優(yōu)點(diǎn)：
（1）具有強(qiáng)大的描述能力
Verilog HDL既可以描述系統(tǒng)級(jí)電路，也可以描述門級(jí)電路；既可以采用行為描述、寄存器傳輸或者結(jié)構(gòu)描述，也可以采用三者混合描述方式；同時(shí)也支持慣性延遲和傳輸延遲，可以方便地建立電子系統(tǒng)的模型。
（2）具有共享與復(fù)用的能力
Verilog HDL采用基于庫的設(shè)計(jì)方法。庫中可以存放大量預(yù)先設(shè)計(jì)或以前項(xiàng)目中曾經(jīng)使用過的模塊，從而大大減少了設(shè)計(jì)人員的工作量，縮短了開發(fā)周期。
（3）具有獨(dú)立于器件的工藝設(shè)計(jì)能力
Verilog HDL允許設(shè)計(jì)人員生成設(shè)計(jì)而不需要首先選擇器件；對(duì)于相同的設(shè)計(jì)描述，可以采取不同的器件結(jié)構(gòu)來實(shí)現(xiàn)。
（4）具有良好的可移植性
對(duì)于同一個(gè)設(shè)計(jì)描述，Verilog HDL可以在不同仿真工具或綜合工具之間進(jìn)行自由移植，也可以在不同操作平臺(tái)上執(zhí)行。
（5）具有良好的性能評(píng)估能力
Verilog HDL獨(dú)立于器件和工藝的設(shè)計(jì)和可移植性允許設(shè)計(jì)人員采用不同的器件結(jié)構(gòu)和綜合工具對(duì)設(shè)計(jì)進(jìn)行評(píng)估。
（6）具有向ASIC移植的能力
Verilog HDL可以對(duì)高密度現(xiàn)場(chǎng)可編程邏輯器件進(jìn)行編程�？梢院苋菀椎膶�(shí)現(xiàn)向ASIC的設(shè)計(jì)轉(zhuǎn)變。
同樣，Verilog HDL語言也存在一些不足：
（1）系統(tǒng)級(jí)抽象描述能力較差；
（2）某些場(chǎng)合不能準(zhǔn)確的描述電路；
（3）綜合工具生成的邏輯實(shí)現(xiàn)有時(shí)并不是最佳；
（4）綜合工具的不同將導(dǎo)致綜合質(zhì)量的不同；
（5）不具有描述模擬電路的能力。   
4.1.2 Verilog HDL的設(shè)計(jì)流程Verilog HDL語言的設(shè)計(jì)流程主要包括以下六個(gè)步驟。
（1）設(shè)計(jì)規(guī)范的定義
采用Verilog HDL進(jìn)行設(shè)計(jì)描述前，首先要對(duì)電子系統(tǒng)的設(shè)計(jì)目的和設(shè)計(jì)要求有明確、清晰的認(rèn)識(shí)，然后形成具體設(shè)計(jì)規(guī)范的定義，設(shè)計(jì)規(guī)范的定義相當(dāng)于系統(tǒng)設(shè)計(jì)的總體方案。
（2）采用Verilog HDL進(jìn)行設(shè)計(jì)描述
采用Verilog HDL進(jìn)行設(shè)計(jì)描述主要包括設(shè)計(jì)規(guī)劃和程序編寫。設(shè)計(jì)規(guī)劃的主要任務(wù)是進(jìn)行設(shè)計(jì)方式的選擇以及是否進(jìn)行模塊劃分。設(shè)計(jì)規(guī)劃后，即可根據(jù)模塊劃分編寫各個(gè)模塊的Verilog HDL程序，再將各個(gè)模塊的Verilog HDL程序組合，從而實(shí)現(xiàn)完整的Verilog HDL描述。
（3）Verilog HDL程序仿真
為節(jié)省時(shí)間，縮短開發(fā)周期，提早發(fā)現(xiàn)設(shè)計(jì)錯(cuò)誤，在Verilog HDL程序編寫完成后需要使用仿真器對(duì)Verilog HDL設(shè)計(jì)描述進(jìn)行仿真。
（4）綜合、優(yōu)化和布局布線
綜合是將設(shè)計(jì)的頂層描述轉(zhuǎn)化成底層電路表示。通常，綜合的結(jié)果會(huì)是網(wǎng)表或是邏輯方程。優(yōu)化是指將設(shè)計(jì)的時(shí)延縮到最小并有效利用資源。布局布線是將綜合優(yōu)化后的邏輯規(guī)劃到FPGA的邏輯結(jié)構(gòu)中，然后將各邏輯單元放置到相應(yīng)優(yōu)化位置，最后在邏輯元胞和I/O口之間進(jìn)行布線。
（5）布局布線后的仿真
不同于VHDL程序仿真，布局布線后的仿真不僅要對(duì)設(shè)計(jì)描述的邏輯功能進(jìn)行驗(yàn)證，還要對(duì)設(shè)計(jì)描述的時(shí)序功能進(jìn)行驗(yàn)證。
（6）器件編程
器件編程是將設(shè)計(jì)描述經(jīng)過編譯、綜合、優(yōu)化和布線布局后的結(jié)果，經(jīng)過一定的映射轉(zhuǎn)化成器件編程所需要的數(shù)據(jù)文件格式，然后通過燒片器或下載電纜將數(shù)據(jù)文件下載到器件的過程。

4.2 編譯環(huán)境的設(shè)計(jì)特點(diǎn)
QuartusII開發(fā)軟件是Altera公司為其FPGA設(shè)計(jì)的專用開發(fā)工具。QuartusII開發(fā)軟件支持VHDL和Verilog HDL硬件描述語言的設(shè)計(jì)輸入，基于圖形的設(shè)計(jì)輸入方式和集成系統(tǒng)設(shè)計(jì)工具，它可以把設(shè)計(jì)、綜合、布局布線、系統(tǒng)驗(yàn)證全部都集成到無縫的開發(fā)環(huán)境中，其中還包括與第三方EDA工具的高效接口。其設(shè)計(jì)特點(diǎn)主要有以下七點(diǎn)：
（1）基于模塊的設(shè)計(jì)方法
QuartusII開發(fā)軟件提供了Logic Lock的基于模塊的設(shè)計(jì)方法，便于獨(dú)立設(shè)計(jì)和實(shí)施各種設(shè)計(jì)模塊，且把模塊集成到頂層工程時(shí)仍可保持各個(gè)模塊的性能。
（2）更快的集成IP
QuartusII開發(fā)軟件包含了SOPC Builder工具，可以針對(duì)可編程片上系統(tǒng)的各種應(yīng)用自動(dòng)完成IP核的添加、參數(shù)設(shè)置和連接等操作。
（3）在設(shè)計(jì)周期的早期對(duì)I/O管腳進(jìn)行分配和確認(rèn)
QuartusII開發(fā)軟件可以進(jìn)行預(yù)先的I/O管腳分配和驗(yàn)證操作�？梢栽谌魏螘r(shí)刻對(duì)I/O管腳分配進(jìn)行修改而不用在次進(jìn)行設(shè)計(jì)編譯。
（4）擁有存儲(chǔ)器編譯器
QuartusII開發(fā)軟件提供了存儲(chǔ)器編譯器，可以對(duì)FPGA中的嵌入式存儲(chǔ)器進(jìn)行管理。QuartusII4.0以上版本增加了對(duì)FIFO和RAM讀操作的基于現(xiàn)有設(shè)置的波形動(dòng)態(tài)生成功能。
（5）支持FPGA、CPLD以及基于Hard Copy的ASIC設(shè)計(jì)
QuartusII開發(fā)軟件可以使用和FPGA完全相同的設(shè)計(jì)工具、IP核和驗(yàn)證工具，支持Hard Copy Stratix系列器件的開發(fā)。
（6）使用全新的命令行和腳本功能的自動(dòng)化設(shè)計(jì)流程
可通過使用命令行和圖形用戶界面（GUI）獨(dú)立運(yùn)行QuartusII開發(fā)軟件中的綜合、布局布線、時(shí)序分析以及下載編程等模塊。QuartusII開發(fā)軟件還包括了工具命令語言接口對(duì)話框。
（7）Atera公司提供高級(jí)教程幫助了解QuartusII開發(fā)軟件的功能特性
QuartusII開發(fā)軟件提供了詳細(xì)的幫助文件，涵蓋了FPGA系統(tǒng)設(shè)計(jì)的所有領(lǐng)域，包括工程創(chuàng)建、輸入設(shè)計(jì)、綜合、布局布線、仿真、驗(yàn)證、時(shí)序分析在內(nèi)的各種設(shè)計(jì)任務(wù)。
4.3 Quartus 開發(fā)設(shè)計(jì)流程Altera公司的QuartusII開發(fā)軟件根據(jù)用戶需求提供了一個(gè)完整的多平臺(tái)開發(fā)環(huán)境，包括了整個(gè)可編程器件設(shè)計(jì)階段的所有解決方案。其總體開發(fā)流程如圖4.1所示。在設(shè)計(jì)流程每個(gè)階段，QuartusII開發(fā)軟件允許用戶使用QuartusII開發(fā)軟件的圖形用戶界面、EDA工具界面或行輸入界面，在整個(gè)設(shè)計(jì)流程中可以使用這些界面的任意一個(gè)，也可以在不同設(shè)計(jì)階段使用不同的界面[37]。
圖4.1 QuartusII的開發(fā)流程

4.4  串口通信設(shè)計(jì)思路UART即通用異步收發(fā)器，是一種應(yīng)用廣泛的短距離串行傳輸接口。在應(yīng)用中完全可以將UART模塊集成在FPGA內(nèi)部，從而實(shí)現(xiàn)FPGA與PC之間的異步串行通信。基本的UART通信只需要兩條信號(hào)線：RXD接收端和TXD發(fā)送端，接受與發(fā)送全雙工。
串口傳輸速率有多種選擇，如：9600b/s、14400b/s、19200b/s、38400b/s等，在設(shè)計(jì)中因FPGA采用9600b/s。
首先是發(fā)送模塊，因?yàn)榇跒楫惒绞瞻l(fā)，顧發(fā)送模塊只需將數(shù)據(jù)信號(hào)按固定時(shí)序發(fā)出即可，在數(shù)據(jù)鏈前加起始位，后面加停止位。為簡(jiǎn)化設(shè)計(jì)通信均采用八位數(shù)據(jù)，無校驗(yàn)位，一位停止位。
在接收時(shí)，因需要與外來信號(hào)同步進(jìn)行識(shí)別，所以需要檢測(cè)到起始位后，在進(jìn)行數(shù)據(jù)采集，在檢測(cè)起始位時(shí)，為保證檢測(cè)到的信號(hào)的可靠性進(jìn)行多次采樣，只有當(dāng)起始位信號(hào)為0保持一定時(shí)間才認(rèn)為起始位有效。在采集數(shù)據(jù)是，為保證數(shù)據(jù)的可靠性，采用在數(shù)據(jù)信號(hào)穩(wěn)定一段時(shí)間后采樣，從而保證數(shù)據(jù)可靠。
4.5 串口通信部分代碼module uart_RX(CLK_SYS,RST,RX,RX_DATA_OUT,bit_data,RX_over);
input      CLK_SYS;
input      RST;
output[7:0] RX_DATA_OUT;
output      RX_over;
input     RX;
input[15:0]     bit_data;
wire       CLK_SYS;
wire       RST;
reg[7:0]   RX_DATA_OUT;
reg        RX_over;
wire        RX;
wire[15:0]  bit_data;
reg[7:0]   RX_cnt;
reg[15:0]   bit_en;
reg clk_en;
reg[15:0] cnt;
always@(posedge CLK_SYS or negedge RST)
if(!RST)
  begin
        RX_cnt<=0;
   RX_over<=0;
   RX_DATA_OUT<=0;
        clk_en<=0;
  end
else
      case(RX_cnt)
                   0:if(RX==0) if(cnt==200)
                                       begin
                                                                  cnt<=0;
                                                                  clk_en<=1;
                                                                  RX_cnt<=1;
                                                                end
                                                        else
                                                          cnt<=cnt+1;
                   1:if(bit_en==bit_data)  begin RX_DATA_OUT[0]<=RX;RX_cnt<=2;  end
                   2:if(bit_en==bit_data)  begin RX_DATA_OUT[1]<=RX;RX_cnt<=3;  end
                   3:if(bit_en==bit_data)  begin RX_DATA_OUT[2]<=RX;RX_cnt<=4;  end
                   4:if(bit_en==bit_data)  begin RX_DATA_OUT[3]<=RX;RX_cnt<=5;  end
                   5:if(bit_en==bit_data)  begin RX_DATA_OUT[4]<=RX;RX_cnt<=6;  end
                   6:if(bit_en==bit_data)  begin RX_DATA_OUT[5]<=RX;RX_cnt<=7;  end
                   7:if(bit_en==bit_data)  begin RX_DATA_OUT[6]<=RX;RX_cnt<=8;  end
                   8:if(bit_en==bit_data)  begin RX_DATA_OUT[7]<=RX;RX_cnt<=9;  end
                   9:begin RX_over<=1;RX_cnt<=10;end
                        10:if(bit_en==bit_data)  if(RX==1)
                                  begin
                                    RX_cnt<=0;
                                    RX_over<=0;
                                                                  clk_en<=0;
                                  end
endcase
always@(posedge CLK_SYS or negedge RST)
if(!RST)
  bit_en<=0;
else
if(clk_en)
  if(bit_en==bit_data)
    bit_en<=0;
  else
    bit_en<=bit_en+1;
else
  bit_en<=0;
endmodule      

第五章 電路的調(diào)試與系統(tǒng)分析5.１　系統(tǒng)仿真結(jié)果本設(shè)計(jì)的仿真環(huán)境是QuartusII開發(fā)軟件自帶的波形仿真工具。 以下是系統(tǒng)各部分仿真結(jié)果
（目前沒有仿真圖。。。我在想辦法弄一個(gè)！）
5.２　系統(tǒng)調(diào)試過程5.2.1　調(diào)試過程簡(jiǎn)介調(diào)試過程，可以說是千難萬阻。板子焊接完成之后，進(jìn)行了第一天的調(diào)試。第一步：
　測(cè)量了板子的供電情況，發(fā)現(xiàn)供電不正常。外接電源１０Ｖ正常，但是穩(wěn)壓芯片不能正常工作，輸出不是理想的５Ｖ，而是不穩(wěn)定的２到３Ｖ。多方檢測(cè)查不到原因所在，于是，拿出測(cè)試板，去掉負(fù)載單獨(dú)測(cè)量。開始時(shí)候，工作依然不正常。決定返回ＰＣＢ圖紙查看原因，經(jīng)過縝密的檢查，發(fā)現(xiàn)，由于疏忽在ＰＣＢ圖紙中，穩(wěn)壓芯片不慎選擇了鏡像。使新品焊接時(shí)，輸入鼠管腳接反，工作不正常。經(jīng)過調(diào)整之后，F(xiàn)PGA，L297，L298N等芯片工作正常。
第二步：
JTAG口的檢測(cè)。此部分調(diào)試正常。順利由PC將串口通訊程序下載到板子中。
第三步：
串口通訊的調(diào)試，由于作者第一次進(jìn)行實(shí)際的PCB的獨(dú)立設(shè)計(jì)和器件的焊接。DB9接口的方向不慎顛倒，使得串口線無法接如電路。正當(dāng)一籌莫展的時(shí)候，想到了一個(gè)解決辦法。將串口架高，有飛線的方式改變板子與接口的連接順序，達(dá)到正確的連接。
第四步：
由于開始查看資料的時(shí)候，選定的是貼片晶振。工作電壓為3.3V，后來由于手邊有現(xiàn)有的插腳晶振，所以將圖紙的晶振封裝改為DIP 14的標(biāo)準(zhǔn)封裝。但是忘記了接入電源為3.3V。插腳晶振的啟動(dòng)電壓為5V。導(dǎo)致晶振沒有輸出。
晶振的調(diào)節(jié)，此部分調(diào)節(jié)依舊由于經(jīng)驗(yàn)不足，工作十分艱難。首先，作者由于涉及知識(shí)缺乏，看到MAX3232的接地管腳在接地之前連接了一個(gè)電容來濾波。所以自作聰明把晶振的GND管腳接電容和接地。導(dǎo)致晶振標(biāo)準(zhǔn)輸出50MHz，實(shí)際輸出在30MHz左右。此問題是作者本人十分惆悵，在測(cè)試板上反復(fù)測(cè)試。經(jīng)過一下午的時(shí)間，終于查找出問題所在。
最終完成硬件部分的調(diào)試工作。使得PC經(jīng)過串口可以控制L297，各輸出管腳的電平高低。
5.2.2 調(diào)試過程的收獲和感觸經(jīng)過10幾天的調(diào)試工作，我深深的感覺到，硬件設(shè)計(jì)是一個(gè)十分考驗(yàn)人的耐心，細(xì)心，經(jīng)驗(yàn)和知識(shí)儲(chǔ)備的工作。在我第一次獨(dú)立設(shè)計(jì)的過程中。遇到了好多茫然，不知所措的情況。很多只是都是書本上學(xué)習(xí)不到的。太多太多的細(xì)節(jié)需要注意。
   這個(gè)工作也是我意識(shí)到，細(xì)心是成功的關(guān)鍵。很多地方由于我的粗心大意，給自己和老師帶來了很多麻煩，電路板的設(shè)計(jì)也是千瘡百孔。給我深深的上了一堂課，讓我明白，我將來所面臨的工作和挑戰(zhàn)。
   經(jīng)過這半年的學(xué)習(xí)，我從一個(gè)對(duì)硬件設(shè)計(jì)毫不知情的門外漢，漸漸地走進(jìn)了這個(gè)領(lǐng)域，單老師為我打開了一扇通往數(shù)字電路設(shè)計(jì)的大門。在她細(xì)心的教導(dǎo)之下，我現(xiàn)在熟練掌握了Altium designer和Quartus等軟件的應(yīng)用。學(xué)會(huì)了PCB印制電路板的設(shè)計(jì)規(guī)則，初步了解了實(shí)際設(shè)計(jì)的注意事項(xiàng)，也對(duì)電磁干擾等知識(shí)有了掌握。并且，可以獨(dú)立使用示波器，萬用表，并通過計(jì)算機(jī)串口和FPGA進(jìn)行通信。遇到了很多調(diào)試中的問題，積累的很多經(jīng)驗(yàn)。相信自己在將來的工作中可以很好的克服現(xiàn)在所遇到的問題。更快的步入正規(guī)設(shè)計(jì)者的行列。
5.3 實(shí)驗(yàn)調(diào)試工作圖示5.3.1 電裝工作臺(tái)
5.3.2 電調(diào)實(shí)驗(yàn)室和設(shè)備
5.3.3 實(shí)物電路板
5.4 展望與總結(jié)隨著電子設(shè)備的發(fā)展，對(duì)焦電路及步進(jìn)電機(jī)控制已經(jīng)成為一種廣泛使用的技術(shù)。它簡(jiǎn)化了人們繁瑣的工作，也精確了機(jī)械設(shè)備的控制。使人們的生活越來越方便，簡(jiǎn)單而實(shí)用。
本設(shè)計(jì)基于FPGA提出了對(duì)焦電路的控制方案。并由此設(shè)計(jì)了PCB圖紙，并進(jìn)行了后期焊接調(diào)試工作。硬件電路設(shè)計(jì)已經(jīng)完畢，可以滿足任務(wù)要求。實(shí)現(xiàn)對(duì)靜止圖像的對(duì)焦工作。PC指令收發(fā)順利。FPGA工作正常，電機(jī)運(yùn)轉(zhuǎn)正常。軟件部分主要實(shí)用Verilog 和上位機(jī)編程。實(shí)現(xiàn)了PC機(jī)與FPGA的實(shí)時(shí)通訊，并可以根據(jù)上位機(jī)的給出的離焦量，產(chǎn)生不同的控制信號(hào)來控制電機(jī)的轉(zhuǎn)動(dòng)方向和轉(zhuǎn)動(dòng)步數(shù)。
但是由于設(shè)計(jì)限制，本電路無法完成對(duì)運(yùn)動(dòng)圖像的對(duì)焦以及灰度值運(yùn)算的板級(jí)化。希望在將來的工作中，可以學(xué)習(xí)并完善調(diào)焦算法，實(shí)現(xiàn)調(diào)焦的快速實(shí)現(xiàn)。并設(shè)計(jì)視頻處理芯片及外部暫存設(shè)備，完成對(duì)焦電路的便攜化。
本次畢業(yè)設(shè)計(jì)能夠?qū)崿F(xiàn)步進(jìn)電機(jī)的啟停、正反轉(zhuǎn)調(diào)節(jié)，通過本次畢業(yè)設(shè)計(jì)加強(qiáng)了我對(duì)軟件編程和硬件設(shè)計(jì)的掌握，并且熟悉了L297、L298等芯片。步進(jìn)電機(jī)在控制系統(tǒng)中具有廣泛的應(yīng)用。它可以把脈沖信號(hào)轉(zhuǎn)換成角位移，并且可用作電磁制動(dòng)輪、電磁差分器、或角位移發(fā)生器等，所以說步進(jìn)電機(jī)有著廣闊的市場(chǎng)和遠(yuǎn)大的發(fā)展前景。
本次設(shè)計(jì)的進(jìn)一步的工作，應(yīng)該是放在對(duì)轉(zhuǎn)速的更加精確的控制，比如驅(qū)動(dòng)細(xì)分技術(shù)等，這樣可以減少失步。另外沒有對(duì)轉(zhuǎn)速進(jìn)行液晶顯示，這不能不說是個(gè)遺憾，加上速度顯示模塊，整個(gè)系統(tǒng)肯定會(huì)更加的完整和人性化。

致謝本論文是在導(dǎo)師單金玲的悉心指導(dǎo)、嚴(yán)格要求下完成的。從論文的選題、到撰寫、定稿，至始至終都得到了老師的細(xì)心指點(diǎn)和關(guān)注。特別感謝單老師對(duì)本論文的指導(dǎo)幫助。文中的很多觀點(diǎn)和數(shù)據(jù)都是在單老師老師的具體指導(dǎo)和幫助之下得到的。老師嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度，淵博的知識(shí)，深厚的學(xué)術(shù)功底，、對(duì)工作一絲不茍、孜孜不倦的精神值得我終生學(xué)習(xí)。并成為作者以后學(xué)習(xí)和工作上的榜樣。值此論文完成之際，作者對(duì)單老師老師在學(xué)術(shù)上的無私教誨以及在學(xué)習(xí)和生活中給予的幫助表示最衷心的感謝和誠摯的敬意! 在本科學(xué)習(xí)和論文寫作期間，得到了中科院先光學(xué)精密儀器研究所空間室其他老師的大力支持，同時(shí)在文獻(xiàn)查閱、資料收集等方面還得到了同學(xué)李奎、李斌等同學(xué)的熱心幫助和支持，他們對(duì)本文提出了寶貴的建議，在此一并向他們表示衷心的感謝! 在漫長的求學(xué)路上，我的父母、朋友傾注了無限的關(guān)懷與期望，他們給了我一貫的支持與理解，并為此付出了很多心血。本文能夠順利完成無不凝聚著他們的心血，愿本論文的完成能給他們帶來欣慰。 限于本人的學(xué)識(shí)水平，文中的很多觀點(diǎn)還不成熟，謬誤之處在所難免，懇請(qǐng)各位老師、專家、同學(xué)批評(píng)指正。最后，作者對(duì)于在百忙之中抽出時(shí)間，精心評(píng)審本論文的各位專家、教授表示衷心的感謝!

作者: Chenw    時(shí)間: 2019-8-26 18:11
這個(gè)活,不好做,但是文檔會(huì)比較好寫



歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1