標(biāo)題: STM32 CAN通信 [打印本頁]
作者: minisunelec    時(shí)間: 2018-1-21 11:20
標(biāo)題: STM32 CAN通信
                        STM32F103C8T6 CAN通信詳解                                                                        之前在stm32f107上面整過can，這次換了一個(gè)芯片，是STM32F103C8T6，48引腳封裝的，把之前的107的程序移植過來的時(shí)候
不好使，無奈得重新配置，這次清楚的stm32的時(shí)鐘和can的波特率學(xué)習(xí)了一遍，
先介紹板子硬件資源：
HSE時(shí)鐘：8MHz；
MCU ： STM32F103C8T6
CAN：一路；（注意：沒有端口映射，使用PA11(can接收)，PA12(can發(fā)送)）;
一、時(shí)鐘配置
首先看看系統(tǒng)初始化時(shí)的時(shí)鐘配置（使用的HSE時(shí)鐘，只講解從HSE時(shí)鐘源到CAN時(shí)鐘線路上的配置）
先看初始化代碼中部分：
[url=][/url]
1 ; Reset handler 2 Reset_Handler    PROC 3                  EXPORT  Reset_Handler             [WEAK] 4      IMPORT  __main 5      IMPORT  SystemInit 6                  LDR     R0, =SystemInit 7                  BLX     R0 8                  LDR     R0, =__main 9                  BX      R010                  ENDP[url=][/url]


清楚的看到，在進(jìn)入main函數(shù)之前，系統(tǒng)顯示進(jìn)入 SystemInit() 函數(shù)，進(jìn)到這里看看；
[url=][/url]
1 void SystemInit (void) 2 { 3   /* Reset the RCC clock configuration to the default reset state(for debug purpose) */ 4   /* Set HSION bit */ 5   RCC->CR |= (uint32_t)0x00000001; 6 7   /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */ 8 #ifndef STM32F10X_CL 9   RCC->CFGR &= (uint32_t)0xF8FF0000;10 #else11   RCC->CFGR &= (uint32_t)0xF0FF0000;12 #endif /* STM32F10X_CL */   13   14   /* Reset HSEON, CSSON and PLLON bits */15   RCC->CR &= (uint32_t)0xFEF6FFFF;16 17   /* Reset HSEBYP bit */18   RCC->CR &= (uint32_t)0xFFFBFFFF;19 20   /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */21   RCC->CFGR &= (uint32_t)0xFF80FFFF;22 23 #ifdef STM32F10X_CL24   /* Reset PLL2ON and PLL3ON bits */25   RCC->CR &= (uint32_t)0xEBFFFFFF;26 27   /* Disable all interrupts and clear pending bits  */28   RCC->CIR = 0x00FF0000;29 30   /* Reset CFGR2 register */31   RCC->CFGR2 = 0x00000000;32 #elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)33   /* Disable all interrupts and clear pending bits  */34   RCC->CIR = 0x009F0000;35 36   /* Reset CFGR2 register */37   RCC->CFGR2 = 0x00000000;      38 #else39   /* Disable all interrupts and clear pending bits  */40   RCC->CIR = 0x009F0000;41 #endif /* STM32F10X_CL */42     43 #if defined (STM32F10X_HD) || (defined STM32F10X_XL) || (defined STM32F10X_HD_VL)44   #ifdef DATA_IN_ExtSRAM45     SystemInit_ExtMemCtl(); 46   #endif /* DATA_IN_ExtSRAM */47 #endif 48 49   /* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */50   /* Configure the Flash Latency cycles and enable prefetch buffer */51   SetSysClock();52 53 #ifdef VECT_TAB_SRAM54   SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM. */55 #else56   SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH. */57 #endif 58 }[url=][/url]


面前一系列的RCC寄存器的初始化，還有一些條件編譯選項(xiàng)，那些都是無關(guān)緊要的，對(duì)寄存器的初始化，
還有就是根據(jù)mcu的型號(hào)選擇不同的編譯； 到最后那里調(diào)用了 SetSysClock() 函數(shù)，
我們?cè)谶M(jìn)入到這個(gè)函數(shù)里看看，代碼：
[url=][/url]
1 static void SetSysClock(void) 2 { 3 #ifdef SYSCLK_FREQ_HSE 4   SetSysClockToHSE(); 5 #elif defined SYSCLK_FREQ_24MHz 6   SetSysClockTo24(); 7 #elif defined SYSCLK_FREQ_36MHz 8   SetSysClockTo36(); 9 #elif defined SYSCLK_FREQ_48MHz10   SetSysClockTo48();11 #elif defined SYSCLK_FREQ_56MHz12   SetSysClockTo56();  13 #elif defined SYSCLK_FREQ_72MHz14   SetSysClockTo72();15 #endif16  17  /* If none of the define above is enabled, the HSI is used as System clock18     source (default after reset) */ 19 }[url=][/url]


又是一些條件編譯，沒事，因?yàn)橹爸昂甓x的是
#define SYSCLK_FREQ_72MHz  72000000
所以程序進(jìn)入到 SetSysClockTo72 函數(shù)中，看看這個(gè)函數(shù)里面:
[url=][/url]
  1 /**  2   * @brief  Sets System clock frequency to 72MHz and configure HCLK, PCLK2   3   *         and PCLK1 prescalers.   4   * @note   This function should be used only after reset.  5   * @param  None  6   * @retval None  7   */  8 static void SetSysClockTo72(void)  9 { 10   __IO uint32_t StartUpCounter = 0, HSEStatus = 0; 11    12   /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/    13   /* Enable HSE */    14   RCC->CR |= ((uint32_t)RCC_CR_HSEON); 15   16   /* Wait till HSE is ready and if Time out is reached exit */ 17   do 18   { 19     HSEStatus = RCC->CR & RCC_CR_HSERDY; 20     StartUpCounter++; //HSE_STARTUP_TIMEOUT重拾計(jì)數(shù)，系統(tǒng)便不適用PLL，而使用內(nèi)部8MHz晶振 21   } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT)); 22 23   if ((RCC->CR & RCC_CR_HSERDY) != RESET) 24   { 25     HSEStatus = (uint32_t)0x01; 26   } 27   else 28   { 29     HSEStatus = (uint32_t)0x00; 30   }   31 32   if (HSEStatus == (uint32_t)0x01) 33   { 34     /* Enable Prefetch Buffer */ 35     FLASH->ACR |= FLASH_ACR_PRFTBE; 36 37     /* Flash 2 wait state */ 38     FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY); 39     FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;    40 41   42     /* HCLK = SYSCLK */ 43     RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1; 44       45     /* PCLK2 = HCLK */ 46     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1; 47      48     /* PCLK1 = HCLK */ 49     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;               //APB1分頻系數(shù)：2   craigtao 2014-4-4 50 51 #ifdef STM32F10X_CL 52     /* Configure PLLs ------------------------------------------------------*/ 53     /* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */ 54     /* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */ 55          56     RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL | 57                               RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC); 58     RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 | 59                              RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5); 60    61     /* Enable PLL2 */ 62     RCC->CR |= RCC_CR_PLL2ON; 63     /* Wait till PLL2 is ready */ 64     while((RCC->CR & RCC_CR_PLL2RDY) == 0) 65     { 66     } 67      68    69     /* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */ 70     RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL); 71     RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 | 72                             RCC_CFGR_PLLMULL9); 73 #else    74     /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */ 75     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE | 76                                         RCC_CFGR_PLLMULL)); 77     RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);        //PLL倍頻系數(shù)：9   craigtao 2014-4-4 78 #endif /* STM32F10X_CL */ 79 80     /* Enable PLL */ 81     RCC->CR |= RCC_CR_PLLON; 82 83     /* Wait till PLL is ready */ 84     while((RCC->CR & RCC_CR_PLLRDY) == 0) 85     { 86     } 87      88     /* Select PLL as system clock source */ 89     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW)); 90     RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;    91 92     /* Wait till PLL is used as system clock source */ 93     while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08) 94     { 95     } 96   } 97   else 98   { /* If HSE fails to start-up, the application will have wrong clock 99          configuration. User can add here some code to deal with this error */100   }101     StartUpCounter = 0x11223344;102     HSEStatus = 0x22334455;103 }[url=][/url]


又是一些條件編譯，不用在乎，結(jié)合mcu手冊(cè)，關(guān)鍵的兩行代碼：
/* PCLK1 = HCLK */RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;               //APB1分頻系數(shù)：2   craigtao 2014-4-4RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);        //PLL倍頻系數(shù)：9   craigtao 2014-4-4
程序注釋寫得很明白，can使用的時(shí)鐘是AHB低速APB1上的時(shí)鐘，這里配置分頻系數(shù)是 2 ； 時(shí)鐘源是PLL提供
在往上一級(jí)時(shí)鐘就是PLL時(shí)鐘，PLL時(shí)鐘倍頻系數(shù)是 9 ；作為APB1的輸入時(shí)鐘源
HSE也就是外部接入的 8MHz 的晶振，作為PLL的輸入時(shí)鐘源，
總結(jié)一下時(shí)鐘的流向：
        HSE (8 MHz) -------> PLL倍頻 (9 倍 = 72 MHz) ---------> APB1分頻 (1/2 倍 = 36MHz) ------> can工作時(shí)鐘 = 36 MHz

二、can波特率配置
上面已經(jīng)講了，can工作的時(shí)鐘是 ： 36 MHz，清楚了這個(gè)以后，結(jié)合mcu手冊(cè)，進(jìn)行can波特率的設(shè)置，就從代碼的角度講解，看can波特率設(shè)置代碼段：
CAN_InitStructure.CAN_SJW=CAN_SJW_1tq; CAN_InitStructure.CAN_BS1=CAN_BS1_3tq;
CAN_InitStructure.CAN_BS2=CAN_BS2_2tq;
CAN_InitStructure.CAN_Prescaler=60;

專用詞匯名稱在這里就不多講解了，現(xiàn)在給出個(gè)公式： 8 (晶振) x 9 (PLL倍頻) / 2 (APB1分頻) / 60 / (1 + 3 + 2) = 0.1 = 100 (K)
得到can的通信波特率 100 K；
就套用這個(gè)公司，關(guān)鍵是得到can的時(shí)鐘源，也就是第一里講的內(nèi)容，

can.rar

3.52 KB, 下載次數(shù): 67, 下載積分: 黑幣 -5

作者: 按雙方達(dá)成    時(shí)間: 2021-10-19 10:40
能實(shí)現(xiàn)通信嗎
作者: LGH850    時(shí)間: 2021-12-9 18:43
只有一小部分代碼，關(guān)鍵的沒代碼沒有！



歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1