DDR走線指導(dǎo)：

1.      DDR SDRAM接口信號(hào)走線阻抗應(yīng)控制在 50Ω，+/-10％的范圍，并避免阻抗的突變。

2.      DDR SDRAM 接口的所有信號(hào)要求走線盡可能短，并盡量在同一層內(nèi)完成走線。尤其是 CLK信號(hào)和DQS 信號(hào)，要求總長(zhǎng)小于1000mil。

3.      要求此 Memory 總線按照高速信號(hào)處理，信號(hào)相鄰層必須保證完整的 GND平面，以保證高速信號(hào)的回流路徑。

4.      DDR_CK 和 DDR_CK#必須按照嚴(yán)格的差分信號(hào)處理，要求嚴(yán)格等長(zhǎng)（長(zhǎng)度偏差小于 20mil）。差分阻抗盡量控制為 100Ω

5.      同組的 DQM、DQS、DATA信號(hào)做等長(zhǎng)處理，要求偏差100mil以內(nèi)。

6.      DDR_A 信號(hào)、DDR_RAS、DDR_CAS、DDR_WEN、DDR_BA和 DDR_CK 信號(hào)做等長(zhǎng)處理，要求偏差100mil。

7.      相鄰信號(hào)走線間距盡量保持在 2 倍線寬以上（3W原則）。

8.      確保時(shí)鐘線和DQS布在其相關(guān)的ADDR/CMD/CNTRL和DQ線的當(dāng)中

9.      數(shù)據(jù)信號(hào)組的走線長(zhǎng)度與時(shí)鐘信號(hào)線的誤差為500mil