標(biāo)題: AT7022技術(shù)手冊(cè)與應(yīng)用筆記文檔資料下載(三相多功能計(jì)量芯片) [打印本頁]
作者: kumi89    時(shí)間: 2018-8-4 21:20
標(biāo)題: AT7022技術(shù)手冊(cè)與應(yīng)用筆記文檔資料下載(三相多功能計(jì)量芯片)
at7022文檔資料，超有用！
ATT7022EU 的應(yīng)用筆記
本應(yīng)用筆記介紹了用 ATT7022EU 做多功能電能表的設(shè)計(jì)方法，供大家參考，在閱讀該應(yīng)用筆記前，建議先仔細(xì)閱讀 ATT7022EU 的用戶手冊(cè)。

全部資料51hei下載地址：
應(yīng)用筆記.pdf (679.37 KB, 下載次數(shù): 122)
ATT7022E手冊(cè).pdf (1.33 MB, 下載次數(shù): 42)
ATT7022E FAQ.pdf (184.05 KB, 下載次數(shù): 41)
單點(diǎn)校正發(fā).pdf (180.91 KB, 下載次數(shù): 47)


概述
ATT7022EU 是一顆精度高且功能強(qiáng)的多功能防竊電三相電能專用計(jì)量芯片，它集成了七路二階sigma-delta ADC，其中三路用于三相電壓采樣，三路用于三相電流采樣，還有一路可用于零線電流或其他防竊電參數(shù)的采樣，輸出采樣數(shù)據(jù)和有效值，使用十分方便，該芯片適用于三相三線和三相四線應(yīng)用。該芯片還集成了參考電壓電路以及所有包括基波和全波(基波+諧波,以下簡稱全波)的各項(xiàng)電參數(shù)測(cè)量的數(shù)字信號(hào)處理電路，能夠測(cè)量各相及合相全波有功功率、無功功率、視在功率、有功能量、無功能量以及視在能量（PQS、RMS 兩種方式可選擇）；基波有功功率、基波有功能量及基波電壓、電流有效值，同時(shí)還能測(cè)量頻率、各相電流及電壓有效值、功率因數(shù)、相角、電壓夾角等參數(shù)，充分滿足三相多功能電能表以及基波電能表制作的需求。
ATT7022EU 內(nèi)部的電壓監(jiān)測(cè)電路可以保證加電和斷電時(shí)正常工作,提供一個(gè) SPI 接口，方便與外部 MCU之間進(jìn)行計(jì)量參數(shù)以及校表參數(shù)的傳遞。支持全數(shù)字域的增益、相位校正，即純軟件校表。有功、無功、視在及基波有功電能脈沖輸出 CF1、CF2、CF3、CF4，可以直接接到標(biāo)準(zhǔn)表，進(jìn)行誤差校正。
一、 硬件電路設(shè)計(jì)
ATT7022EU 封裝為 44 腳 LQFP 形式，外圍硬件電路主要包括電源、電壓及電流模擬輸入、脈沖輸出及SPI 通訊接口等電路。

摸擬輸入電路
ATT7022EU 內(nèi)部集成了 7 路 19 位 A/D 轉(zhuǎn)換器，電流通道有效值在 0.1mV 至 500mV 的范圍內(nèi)線性誤差小于 0.1%；電壓通道有效值在 0.2mV 至 500mV 的范圍內(nèi)線性誤差小于 0.1%；電壓有效值取值在 0.2V到 0.5V（放大后的電壓值，建議電壓取樣信號(hào)為 0.1V，電壓通道的放大倍數(shù)選 2 倍），電流取值在 0.2mV至 500mV， 電能線性誤差小于 0.1%。
每路 ADC 的交流輸入由管腳 VxP 和 VxN 輸入，以 GND 為中心，不再需要偏置電壓。
三相表計(jì)量芯片的采樣電壓輸入可采用電阻分壓方式（如圖 1）或電壓互感器方式（如圖 2），也可先將電壓轉(zhuǎn)換成電流，通過電流互感器，再將電流轉(zhuǎn)換成電壓的方式（如圖 3、圖 4），后 3 種方式采用了互感器，將芯片與電網(wǎng)進(jìn)行了隔離，從而可以獲得良好的抗干擾性能。


圖中 VP 與 VN 是電網(wǎng)電壓，圖中的參數(shù)是對(duì) 220V 為參考電壓而設(shè)計(jì)的，圖 2 中的 PT 將電網(wǎng)電壓（如 220V）變換為采樣電壓，圖 3、圖 4 中的 CT 是 1：1 的變換器（如 2mA 到 2mA）。電流采樣都是通過電流互感器完成的，有以下幾種接線方式。


圖5與圖 6 中 IA+、IA-是電流互感器的二次側(cè)信號(hào)。第七路 ADC 輸入也可參考這種接法。在采樣輸入信號(hào)設(shè)計(jì)時(shí)應(yīng)注意以下幾點(diǎn)：1、 無論任何輸入方式，輸入引腳的 VxP 和 VxN 均應(yīng)偏置在 GND，否則不能準(zhǔn)確計(jì)量。2、 為保證測(cè)量精度，芯片第 5 腳外接濾波電容應(yīng)盡量靠近管腳處，走線粗短，遠(yuǎn)離其它信號(hào)線，且兩個(gè)電容均不可省去。電容的接地點(diǎn)應(yīng)與采樣信號(hào)的地線盡可能短的連在一起。3、 VxP 和 VxN 輸入電路中電阻 1.2K 和電容 0.01uF 構(gòu)成了抗混疊濾波器，其結(jié)構(gòu)和參數(shù)要講究對(duì)稱，并采用溫度性能較好的元器件，從而保證電表獲得良好的溫度特性。4、 任意一相電流與電壓反向時(shí)，芯片第 40 腳 REVP 輸出高電平，據(jù)此可以判斷接線是否有錯(cuò)。5、芯片的輸入腳 SEL 接高電平為選擇三相四線接線方式，接低電平為選擇三相三線接線方式。6、三相三線電表采用兩元件測(cè)量方式，B 相不參與電能計(jì)量，端子接線上用 VB 替代三相四線的 VN。電壓采樣輸入 V4P 與 V4N、電流采樣輸入 V3P 與 V3N 可做為獨(dú)立的信號(hào)輸入，其電壓、電流、功率、功率因數(shù)值可讀 B 相相應(yīng)的寄存器。電能脈沖輸出電路下面是有功電能脈沖信號(hào)生成的過程框圖：

電壓、電流信號(hào)經(jīng)變換后再相乘得到瞬時(shí)功率，對(duì)時(shí)間積分后成為電能信號(hào)，根據(jù)設(shè)定的合相能量累加模式將三相電能做絕對(duì)值相加或代數(shù)值相加運(yùn)算，并將結(jié)果變換為頻率信號(hào)，然后按照用戶設(shè)定的分頻系數(shù)進(jìn)行分頻，得到可用于校表的電能脈沖輸出信號(hào)。下面是高頻輸出常數(shù)為 64 時(shí)的分頻示意圖，電能脈沖輸出的脈寬為 90 毫秒，當(dāng)脈沖周期小于 180毫秒時(shí)，電能脈沖以占空比為 1：1 的等寬脈沖輸出。

無功電能脈沖信號(hào)則是計(jì)量電路中得到的無功瞬時(shí)功率，對(duì)時(shí)間積分后成為無功電能信號(hào)，再去生成無功電能脈沖信號(hào)，基波有功也是同樣，它們都需要根據(jù)設(shè)定的合相能量累加模式將三相電能做絕對(duì)值相加或代數(shù)值相加運(yùn)算，并將結(jié)果變換為頻率信號(hào)，然后按照用戶設(shè)定的分頻系數(shù)進(jìn)行分頻，得到可用于校表的電能脈沖輸出信號(hào)。脈寬和周期部分的生成都是一樣的，其生成的過程總體框圖如下：

由上圖可見，通過寄存器（0x03）的控制位 HarEn 設(shè)置，可以開通基波的計(jì)量功能，此時(shí) CF4 輸出基波有功脈沖，基波抽取濾波器完成基波信號(hào)處理功能。其中基波抽取濾波器對(duì)高于 3 次(150Hz)以上的諧波信號(hào)進(jìn)行衰減，僅保留基波成分，諧波衰減率在-30dB 以上，如下圖：

說明：基波抽取濾波器對(duì)高于 3 次(150Hz)以上的諧波信號(hào)進(jìn)行衰減，僅保留基波成分，諧波衰減率在-30dB 以上；在進(jìn)行電能脈沖輸出信號(hào)設(shè)計(jì)時(shí)應(yīng)注意以下幾點(diǎn)：1、選擇合適的合相能量累加方式：三相電能以代數(shù)和或以絕對(duì)值和方式累加。ATT7022EU 復(fù)位后對(duì)三相四線表（SEL 接高電平或浮空），合相能量累加方式默認(rèn)為絕對(duì)值和，對(duì)三相三線表（SEL 接地），合相能量累加方式默認(rèn)為代數(shù)和。通過寫校表寄存器 0x03 的控制位 EAddmode，可以改變合相能量累加方式。2、電能脈沖輸出口 CF1、CF2、CF3、CF4 上所串電阻靠近管腳，如引線較長，可考慮在脈沖輸出口管腳處接去耦電容，對(duì)電表獲得良好的電磁兼容性有好處。電源電路下圖是一個(gè)三相電源供電的原理圖：

電源電路的設(shè)計(jì)對(duì)電表的性能尤為重要，為了保證良好的電磁兼容性，請(qǐng)注意以下幾點(diǎn)：1、電源電壓 VCC、AVCC 應(yīng)在 3.3V±10%以內(nèi)。2、建議在 3.3V 穩(wěn)壓元件 U2 的輸出端接 2200uF 的濾波電容。3、GND 與 AGND 為數(shù)字和模擬電源參考點(diǎn)，在 PCB 布線時(shí)應(yīng)將他們就近接大面積地，不要區(qū)分 GND 和AGND，更不要在 GND 和 AGND 之間接電感、電阻和磁珠等元件。

4、大面積鋪地不要鋪到整流元件之前，電壓采樣的固定電阻下面也不要鋪地，做到強(qiáng)、弱電分開。5、去耦電阻 R16 及電容 C17、C18 靠近 IC 模擬部分保證較好的濾波效果。6、用電阻網(wǎng)絡(luò)分壓取樣電路，VN 應(yīng)經(jīng)壓敏電阻后接內(nèi)部電路。與單片機(jī)的接口ATT7022EU 與單片機(jī)一般有 6 條連線，其中 4 條是 SPI 口線 CS、SCLK、DIN、DOUT，一條 ATT7022EU的復(fù)位控制線，一條握手信號(hào)線 IRQ，在應(yīng)用中應(yīng)注意：1、ATT7022EU 采用 3.3V 電源供電，在與 5V 電源工作的單片機(jī)連線時(shí)要做電平轉(zhuǎn)換。2、SPI 通訊連線應(yīng)盡可能短，并且周圍用地線包起來,否則， SPI 傳輸信號(hào)線可能受到干擾。可以在 SPI信號(hào)線上串聯(lián)一個(gè) 10Ω電阻并在信號(hào)輸入端加一個(gè)去耦電容，這個(gè)電阻靠近 IC 的輸入端并與所接去耦電容結(jié)合起來可構(gòu)成一個(gè)低通濾波器，從而可以消除接受信號(hào)的高頻干擾。在保證 SPI 通訊速率正常的情況下，去耦電容可適當(dāng)選大，以增強(qiáng)抗干擾能力，注意 CS、SCLK、DIN 所串電阻和所并電容要盡量靠近芯片，DOUT 所串電阻和所并電容要靠近單片機(jī)。雖然 ATT7022EU 本身 SPI 讀寫有很完善的校驗(yàn)手段，其信號(hào)線加強(qiáng)抗干擾能力還是很重要的。3、單片機(jī)必須對(duì) IRQ 信號(hào)或其狀態(tài)進(jìn)行監(jiān)控。在上電或者 ATT7022EU 受干擾復(fù)位，必須由外部 MCU 通過SPI 口對(duì)校表數(shù)據(jù)進(jìn)行更新，以保證計(jì)量的準(zhǔn)確性。IRQ 信號(hào)就是用來通知外部 MCU 的一個(gè)握手信號(hào)。在單片機(jī)的 IRQ 輸入口處接 0.01uF 的去耦電容，增強(qiáng)其抗干擾能力。當(dāng)然也可以檢測(cè)標(biāo)志狀態(tài)寄存器(地址：0x2C)的 bit.7 是否置位，以確定校表數(shù)據(jù)是否需要更新。4、為了在上電和單片機(jī)復(fù)位后，ATT7022EU 能與單片機(jī)同步的工作，ATT7022EU 的 RESET 信號(hào)需要由單片機(jī)控制，復(fù)位過程為 RESET 信號(hào)保持大于 20uS 低電平，芯片復(fù)位，此時(shí) IRQ 輸出高電平，然后單片機(jī)將 RESET 信號(hào)拉高，大約經(jīng) 100uS 左右，ATT7022EU 完成初始化，IRQ 輸出低電平信號(hào)，此后才能進(jìn)行 SPI 操作。在 ATT7022EU 的 RESET 端口處接 0.1uF 的去耦電容，增強(qiáng)其抗干擾能力。

判斷芯片工作是否正常在給 ATT7022EU 上電后，如何判斷芯片是否正常工作了呢？應(yīng)該從下面幾個(gè)方面進(jìn)行檢查：1、 芯片上的電壓是否正常。通電后 VCC、AVCC 應(yīng)加 3.3V 電壓，VDD（芯片第 39 腳）是由芯片內(nèi)部產(chǎn)生，這個(gè)引腳主要用于外接濾波電容，不要做它用，也不要外灌電壓，正常時(shí)為 1.8V。芯片的第 5腳為內(nèi)部用參考電壓，這個(gè)引腳的正常電壓在 1.2V，是由內(nèi)部電路產(chǎn)生的。2、 由于 ATT7022EU 計(jì)量部分采用了數(shù)字濾波器結(jié)構(gòu)，所以為了保證測(cè)量精度，建議選用 5.5296MHz 的晶振，檢查晶體振蕩是否正常，頻率及幅度是否符合要求。3、 RESET 信號(hào)（第 1 腳），正常工作時(shí)為高電平，如為低電平則芯片一直處于復(fù)位狀態(tài)。4、IRQ 信號(hào)在復(fù)位后處于低電位，當(dāng)正確接受到單片機(jī)的任意一次寫操作約 2uS 后，IRQ就成為高電平。以上信號(hào)檢查正常，說明芯片處在正常的工作狀態(tài)，否則，應(yīng)檢查接線是否正確，有無短路、虛焊等故障。

二、電磁兼容設(shè)計(jì)電表的電磁兼容設(shè)計(jì)是保證電表可靠性的重要環(huán)節(jié)。針對(duì) ATT7022EU 的應(yīng)用，在此給出幾點(diǎn)建議，供大家參考。PCB 布線的說明當(dāng)正確的原理圖設(shè)計(jì)完成后，需要將其轉(zhuǎn)化為印刷線路板圖，好的 PCB 設(shè)計(jì)，是獲得良好的電磁兼容性能的基本保證。下圖為應(yīng)用 ATT7022EU 的一款 PCB。1、首先在元器件的布局上應(yīng)注意強(qiáng)、弱電信號(hào)分開。
作者: liht1634    時(shí)間: 2020-6-13 08:56
深度好文
作者: cnfloatleaf    時(shí)間: 2023-8-7 17:10
這個(gè)芯片十多年前用過，現(xiàn)在有沒有新型號(hào)出來？



歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1