|
| |
|
|
|
|
作者: 板兒妹0517 時間: 2018-8-6 11:09
標(biāo)題: allegro PCB設(shè)計-網(wǎng)表導(dǎo)入的雷區(qū)，你還在踩？
PCB設(shè)計軟件allegro藍(lán)牙音箱案例實操講解，以藍(lán)牙音箱為案例將PCB設(shè)計基礎(chǔ)知識融進(jìn)實際案例中，通過操作過程講解PCB設(shè)計軟件功能及實用經(jīng)驗技巧，本文著重講解網(wǎng)表導(dǎo)入的常見錯誤，減少操作失誤。
本期學(xué)習(xí)重點：
1. 網(wǎng)表的基本語法結(jié)構(gòu)
2. 網(wǎng)表導(dǎo)入的常見錯誤
本期學(xué)習(xí)難點：
1. 網(wǎng)表導(dǎo)入的常見錯誤
一、網(wǎng)表的基本語法結(jié)構(gòu)
打開生成的原理圖網(wǎng)表文件（文本文件），可看到如下信息：
1. Packages元器件信息，如下圖：
2. Nets網(wǎng)絡(luò)連接信息，如下圖
二、網(wǎng)表導(dǎo)入的常見錯誤（封裝）
1. 打開netin.log文件
2. 查找關(guān)鍵字error，如下圖：
三、網(wǎng)表導(dǎo)入的常見錯誤（原理圖）
1. 器件沒指定PCB Footprint，是由于原理圖中信息缺少造成的。如下圖：
2. 器件位號定義重復(fù)，如下圖：
3、器件位號信息缺失，如下圖：
注意：在原理圖設(shè)計工具中修改常見錯誤，重復(fù)網(wǎng)表導(dǎo)入操作，直到netin.log文件中沒有error為止，才完成原理圖網(wǎng)表成功導(dǎo)入PCB設(shè)計工具。
下期預(yù)告：封裝調(diào)入及常見錯誤
作者: ZXCLH 時間: 2018-10-31 14:19
正好這不懂。學(xué)習(xí)了
作者: dcs19910214 時間: 2018-12-3 21:21
大神啊，頂一下
作者: 1191313501 時間: 2018-12-6 17:57
學(xué)習(xí)了，大神
| 歡迎光臨 (http://www.torrancerestoration.com/bbs/) |
Powered by Discuz! X3.1 |