標(biāo)題: 數(shù)�；旌系乃膶覲CB繪制疑問 [打印本頁]
作者: sjh666    時(shí)間: 2018-9-14 09:04
標(biāo)題: 數(shù)�；旌系乃膶覲CB繪制疑問
各位大神好：
        小弟第一次做4層PCB，數(shù)模混合電路，單片機(jī)是STM32有幾點(diǎn)疑問請(qǐng)各位指教
       1.內(nèi)電層中電源和地都有好幾種，比如模擬部分由模擬地、模擬±5V構(gòu)成，數(shù)字部分由3.3V/24V及數(shù)字地構(gòu)成
          那么如何在內(nèi)電場(chǎng)層設(shè)多種電源信號(hào)及地線呢
       2.由于采用了大量貼片器件，PCB不免增加不少過孔，同時(shí)難以避免的會(huì)有不同層間的平行走線，該如何盡量減少過孔
          同時(shí)盡量避免平行走線呢


謝謝各位
作者: sjh666    時(shí)間: 2018-9-14 09:51
請(qǐng)各位老師不吝賜教
作者: wulin    時(shí)間: 2018-9-14 11:22
如果不是高速、高壓、大電流電路就沒有那么多的講究。數(shù)字(模擬)部分的元件之間都有緊密關(guān)聯(lián)，元件布局時(shí)就可以按功能分塊，對(duì)應(yīng)的內(nèi)電源(地)也就以此為依據(jù)按塊分割，數(shù)字地與模擬地通過磁珠1點(diǎn)相連。給你這個(gè)資料參考。
PCB設(shè)計(jì)技巧百問.doc (82.5 KB, 下載次數(shù): 11)

作者: sjh666    時(shí)間: 2018-9-14 14:50
wulin 發(fā)表于 2018-9-14 11:22
如果不是高速、高壓、大電流電路就沒有那么多的講究。數(shù)字(模擬)部分的元件之間都有緊密關(guān)聯(lián)，元件布局時(shí)就 ...

感謝指教
PCB上晶振8MHz，倍頻到72MHz，GPIO口設(shè)定的是10MHZ
是不是應(yīng)該屬于高速電路了
電源的分布不是按快狀劃分，是數(shù)字模擬分別呈交錯(cuò)布線,應(yīng)如何走線比較妥當(dāng)，是否需要敷銅地
作者: wulin    時(shí)間: 2018-9-15 07:07
sjh666 發(fā)表于 2018-9-14 14:50
感謝指教
PCB上晶振8MHz，倍頻到72MHz，GPIO口設(shè)定的是10MHZ
是不是應(yīng)該屬于高速電路了

高速電路只是一個(gè)概念，沒有明確界點(diǎn)。通常指的是電路中傳輸和處理的信號(hào)頻率>100MHz。單片機(jī)內(nèi)部工作速度雖然較高，但I(xiàn)/O口傳輸和處理的信號(hào)頻率往往不高，這不算高速電路。只要把晶振外殼接地，盡量縮小與MCU之間引線長(zhǎng)度即可。
作者: NRengineer    時(shí)間: 2018-9-15 10:20
1. 四層板卡，可以分別為頂層信號(hào)層、電源層、地層、底層信號(hào)層，對(duì)于電源層和底層進(jìn)行分割，比如電源層分割成3.3V區(qū)域、5V區(qū)域、24V區(qū)域，底層分割成所需的各個(gè)GND即可；2. 過孔和平行走線對(duì)于非高頻數(shù)字信號(hào)其實(shí)影響很小。
作者: NRengineer    時(shí)間: 2018-9-15 10:23
1. 四層分別設(shè)置為頂層信號(hào)層、電源層、地層、底層信號(hào)層，其中電源層和地層按需求進(jìn)行分割，比如電源層分割成3.3V區(qū)域、5V區(qū)域、24V區(qū)域，地層分割成模擬地、數(shù)字地區(qū)域等，因此一定要首先做好布局工作，簡(jiǎn)單的說，就是需要使用3.3V供電的元器件放到一起，使用5V的元器件放到一個(gè)區(qū)域。
2.對(duì)于非高頻數(shù)字信號(hào)，過孔和平行走線基本不會(huì)影響信號(hào)質(zhì)量。
作者: sjh666    時(shí)間: 2018-9-17 11:27
NRengineer 發(fā)表于 2018-9-15 10:20
1. 四層板卡，可以分別為頂層信號(hào)層、電源層、地層、底層信號(hào)層，對(duì)于電源層和底層進(jìn)行分割，比如電源層分 ...

感謝您的指教
我想問一下
這個(gè)所謂分割
是加一個(gè)整塊的內(nèi)電層，然后再進(jìn)行分割
還是在內(nèi)電層分別走線分別覆銅

如果劃分成塊
比如我有交錯(cuò)的兩個(gè)電源±5V，不能完全區(qū)分成塊，該如何處理
作者: sjh666    時(shí)間: 2018-9-17 11:28
wulin 發(fā)表于 2018-9-15 07:07
高速電路只是一個(gè)概念，沒有明確界點(diǎn)。通常指的是電路中傳輸和處理的信號(hào)頻率>100MHz。單片機(jī)內(nèi)部工作速 ...

感謝您的回復(fù)
如果是兩個(gè)引腳的晶振
外殼如何接地
從外殼焊線嗎
焊線的話好像不是太可靠
作者: sjh666    時(shí)間: 2018-9-17 11:31
NRengineer 發(fā)表于 2018-9-15 10:23
1. 四層分別設(shè)置為頂層信號(hào)層、電源層、地層、底層信號(hào)層，其中電源層和地層按需求進(jìn)行分割，比如電源層分 ...

感謝您的指導(dǎo)
這個(gè)高頻數(shù)字信號(hào)
該如何判定呢

比如我晶振是24MHz，stm32倍頻到180MHz
GPIO口設(shè)定速率是10MHZ
這算不算有高頻信號(hào)
作者: wulin    時(shí)間: 2018-9-17 15:44
sjh666 發(fā)表于 2018-9-17 11:28
感謝您的回復(fù)
如果是兩個(gè)引腳的晶振
外殼如何接地

現(xiàn)在市售的晶振基本都是縮體封裝的，外殼不必接地，畫圖時(shí)在晶振周圍覆地銅并開阻焊窗，如果確認(rèn)干擾是由晶振引起的直接上錫把晶振外殼與地銅焊連。任何教科書都不可能面面俱到。何況你就算把所有問題都考慮周到，在實(shí)際應(yīng)用中其實(shí)根本做不到�？傊甈CB的布局與連線是需要經(jīng)驗(yàn)積累的，這是一個(gè)權(quán)衡利弊不斷妥協(xié)的過程，較復(fù)雜的PCB必須安裝元件后經(jīng)過嚴(yán)格測(cè)試，除非是頂尖高手，不要指望一稿敲定。
作者: sjh666    時(shí)間: 2018-9-18 08:11
wulin 發(fā)表于 2018-9-17 15:44
現(xiàn)在市售的晶振基本都是縮體封裝的，外殼不必接地，畫圖時(shí)在晶振周圍覆地銅并開阻焊窗，如果確認(rèn)干擾是由 ...

非常感謝您的指導(dǎo)~



歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1