標(biāo)題: verilog用減法器實(shí)現(xiàn)可綜合的除法器-仿真驗(yàn)證通過 [打印本頁]
作者: clocklab    時(shí)間: 2018-10-5 22:08
標(biāo)題: verilog用減法器實(shí)現(xiàn)可綜合的除法器-仿真驗(yàn)證通過
除法器經(jīng)常會(huì)用到，但timing都會(huì)很差。附件是用減法實(shí)現(xiàn)除法器，不用庫的除法器，針對timing比較緊張的情況使用。


0.png (128.56 KB, 下載次數(shù): 150)

0.png

0.png (102.27 KB, 下載次數(shù): 141)

0.png

Verliog如何用減法實(shí)現(xiàn)可綜合的除法器.pdf

416.77 KB, 下載次數(shù): 28, 下載積分: 黑幣 -5

verilog可綜合除法器實(shí)現(xiàn)



歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1