標(biāo)題: EDA技術(shù)實(shí)驗(yàn)內(nèi)容 QuartusⅡ軟件使用及VHDL編程 [打印本頁(yè)]
作者: 肥羊羊    時(shí)間: 2018-11-30 16:57
標(biāo)題: EDA技術(shù)實(shí)驗(yàn)內(nèi)容 QuartusⅡ軟件使用及VHDL編程
適合新手學(xué)生  燒入FPGA前的新手學(xué)習(xí) quartus軟件


實(shí)驗(yàn)一 QuartusII原理圖輸入法基本應(yīng)用
一、    實(shí)驗(yàn)?zāi)康?br /> 1.    掌握輸入編輯原理圖文件的方法
2.    掌握編譯原理圖文件的方法
3.    掌握仿真原理圖文件的方法
4.    理解QuartusII器件編輯的方法
二、    實(shí)驗(yàn)器材
計(jì)算機(jī)與QuartusII工具軟件
三、    實(shí)驗(yàn)原理
    下面是三人表決器電路真值表及表達(dá)式，應(yīng)用原理圖輸入法設(shè)計(jì)一個(gè)三人表決器電路并通過(guò)編譯仿真。

四、    實(shí)驗(yàn)步驟
1.    在D盤下新建文件夾：
D:\BJQ3
2.    新建項(xiàng)目BJQ3：
1）    打開(kāi)QuartusII
2）    File→New Project Wizard ……
3）    選擇項(xiàng)目文件夾路徑：
D:\BJQ3
4）    輸入項(xiàng)目名和文件名：BJQ3
5）    點(diǎn)擊“Next”，直到最后。
3.    建立原理圖文件BJQ3：
1）    File→New
2）    選擇第二項(xiàng)：block diagram….
4.    畫電路圖
1）    選擇器件：
nand2、nand3、input、output。
2）    連線：節(jié)點(diǎn)線、總線。
3）    修改輸入輸出名稱。
輸入：a、b、c。輸出：y。
5.    保存設(shè)計(jì)圖形文件。Save：路徑
（D:\BJQ3）
6.    執(zhí)行Processing—>Start Compilation，對(duì)文件進(jìn)行編譯。如有錯(cuò)誤，重復(fù)第4、5步。
7.    新建波形仿真文件
1）    File→New
8.    other file：最后一項(xiàng)新建波形仿真文件
9.    導(dǎo)入輸入輸出引腳并設(shè)置輸入信號(hào)
10.    保存波形文件，文件名為BJQ3，文件類型為：vwf
11.    執(zhí)行processing→start simulation 命令，進(jìn)行波形仿真，并記錄仿真結(jié)果。
四、完成實(shí)驗(yàn)報(bào)告。


實(shí)驗(yàn)六  QuartusⅡ器件編程
一、編程硬件與編程模式
    Altera公司編程硬件有MasterBlaster、ByteBlasterMV、ByteBlasterⅡ或USB-BlasterⅡ下載電纜和Altera編程單元。我們采用的是ByteBlasterMV下載線。

二、QuartusⅡ器件編程實(shí)驗(yàn)
選擇實(shí)驗(yàn)板模式為模式1.
        鍵1和鍵2用于輸入被加數(shù)a（8位）
        鍵3和鍵4用于輸入加數(shù)b（ 8位）
        輸入值分別從數(shù)碼管1、2、3、4顯示出來(lái)。每個(gè)數(shù)碼管顯示一個(gè)16進(jìn)制數(shù)，即4位的二進(jìn)制數(shù)，我們的4位加法器電路，為方便管腳配置，我們選擇鍵1輸入4位被加數(shù)，鍵4輸入4位加數(shù)。鍵7或鍵8用于輸入1位二進(jìn)制數(shù)，我們選擇鍵7用于原始進(jìn)位。
        輸出值可從數(shù)碼管5、6、7、8上輸出，每個(gè)數(shù)碼管顯示一個(gè)16進(jìn)制數(shù)，即4位的二進(jìn)制數(shù)，我們的選擇數(shù)碼管5、6，其中數(shù)碼管5用于顯示輸出和，數(shù)碼管6顯示輸出進(jìn)位。


實(shí)驗(yàn)三 VHDL程序順序語(yǔ)句的應(yīng)用
一、    實(shí)驗(yàn)?zāi)康?br /> 1.    鞏固編譯、仿真VHDL文件的方法
2.    掌握VHDL程序順序語(yǔ)句的應(yīng)用
二、    實(shí)驗(yàn)器材
計(jì)算機(jī)與QuartusII工具軟件
三、    實(shí)驗(yàn)原理
下面是8路數(shù)據(jù)分配器的真值表，應(yīng)用VHDL順序語(yǔ)句設(shè)計(jì)一個(gè)8路數(shù)據(jù)分配器電路并通過(guò)編譯與仿真。
四、    實(shí)驗(yàn)步驟
1.    在D盤下新建文件夾：
D:\xzq8
2.    新建項(xiàng)目xzq8：
1）    打開(kāi)QuartusII
2）    File→New Project Wizard ……
3）    選擇項(xiàng)目文件夾路徑：
    D:\xzq8
4）    輸入項(xiàng)目名和文件名：xzq8
5）    點(diǎn)擊“Next”，直到最后。
3.    建立VHDL文件xzq8：
1）    File→New
2）    選擇VHDL  File
4.    輸入程序。xzq8.vhd
5.    保存設(shè)計(jì)文件。Save：路徑
（D:\xzq8）
6.    編譯。如有錯(cuò)誤，重復(fù)第4、5步。
7.    新建波形仿真文件
1）    File→New
8.    新建波形仿真文件
9.    導(dǎo)入輸入輸出引腳并設(shè)置輸入信號(hào)s2 s1 s0
10.    保存波形文件，文件名為xzq8，文件類型為：vwf
11.    執(zhí)行processing→start simulation 命令，進(jìn)行波形仿真，并記錄仿真結(jié)果。
四、完成實(shí)驗(yàn)報(bào)告。

預(yù)習(xí)作業(yè)：用VHDL順序語(yǔ)句（case語(yǔ)句）編寫8路數(shù)據(jù)分配器



全部資料51hei下載地址：
EDA技術(shù)實(shí)驗(yàn)內(nèi)容(1).rar (311.03 KB, 下載次數(shù): 34)






歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1