標(biāo)題:
基于FPGA的數(shù)字時(shí)鐘Verilog源程序
[打印本頁(yè)]
作者:
dddddddz
時(shí)間:
2019-1-26 14:43
標(biāo)題:
基于FPGA的數(shù)字時(shí)鐘Verilog源程序
此設(shè)計(jì)是應(yīng)用至芯科技開發(fā)板為硬件
Verilog源程序如下:
//將50HZ分頻為1KHZ
module freq(clk,rst_n,clk_1khz);
input clk;
input rst_n;//復(fù)位 低電平有效
output reg clk_1khz;
reg [14:0] cnt;//計(jì)數(shù)器(計(jì)數(shù)到2500,0,5ms)
parameter cnt_num = 50_000_000 / 1000 /2 - 1 ;//0.5ms
always @ (posedge clk or negedge rst_n) //異步復(fù)位
begin
if(!rst_n) //復(fù)位
begin
cnt <= 15'd0;//15代表位寬 '是形式,d代表十進(jìn)制,0代表十進(jìn)制的數(shù)值
clk_1khz <= 1'b0;//賦初值
end
else
begin
if(cnt < cnt_num)//計(jì)數(shù)沒(méi)有到0.5
begin
cnt <= cnt + 1'd1;//計(jì)數(shù)器自動(dòng)加一
end
else //計(jì)數(shù)到0.5
begin
cnt <= 15'd0; //計(jì)數(shù)器清0
clk_1khz <= ~clk_1khz;//0.5ms高電平 0.5ms低電平
end
end
end
endmodule
復(fù)制代碼
所有資料51hei提供下載:
源代碼.rar
(4.33 MB, 下載次數(shù): 96)
2019-1-26 16:29 上傳
點(diǎn)擊文件名下載附件
下載積分: 黑幣 -5
作者:
troy8862
時(shí)間:
2019-2-26 17:14
請(qǐng)問(wèn)這個(gè)工程具體實(shí)現(xiàn)哪些功能
作者:
dddddddz
時(shí)間:
2019-5-31 15:23
troy8862 發(fā)表于 2019-2-26 17:14
請(qǐng)問(wèn)這個(gè)工程具體實(shí)現(xiàn)哪些功能
就是一個(gè)電子時(shí)鐘,用了至芯科技的開發(fā)板
作者:
sun在雨中
時(shí)間:
2019-6-25 22:13
很棒,非常有用
作者:
nieyanshuo
時(shí)間:
2019-6-26 13:21
基準(zhǔn)時(shí)鐘,分不分頻都行的
作者:
kingsleyll123
時(shí)間:
2019-6-30 13:51
你好,能問(wèn)問(wèn)你嗎
作者:
2768559595
時(shí)間:
2019-11-20 10:59
時(shí)鐘的校準(zhǔn)功能需要額外接別的嗎
作者:
天翎
時(shí)間:
2019-12-20 15:17
請(qǐng)問(wèn)樓主是否能幫忙加個(gè)時(shí)間調(diào)整與暫停開始?可加幣,急用,謝謝
歡迎光臨 (http://www.torrancerestoration.com/bbs/)
Powered by Discuz! X3.1