標(biāo)題:
FPGA測(cè)量脈沖的上升時(shí)間，如何提高精度
[打印本頁]
作者:
覃小bi
時(shí)間:
2019-8-1 09:12
標(biāo)題:
FPGA測(cè)量脈沖的上升時(shí)間，如何提高精度
求：FPGA測(cè)量脈沖的上升時(shí)間，如何提高精度
通過比較電路得到脈沖信號(hào)的上升時(shí)間，但是精度達(dá)不到要求，求助�。�！
作者:
aaaaaa。
時(shí)間:
2019-8-1 18:37
那多次測(cè)量求平均值
作者:
filix
時(shí)間:
2019-8-1 22:49
脈沖上升時(shí)間是個(gè)模擬量，你用fpga是不能測(cè)量的，除非能控制ad高速采樣
作者:
filix
時(shí)間:
2019-8-1 22:52
控制高速ad采樣，可以測(cè)量上升沿
作者:
覃小bi
時(shí)間:
2019-8-2 14:25
filix 發(fā)表于 2019-8-1 22:49
脈沖上升時(shí)間是個(gè)模擬量，你用fpga是不能測(cè)量的，除非能控制ad高速采樣
用的是比較電路
歡迎光臨 (http://www.torrancerestoration.com/bbs/)
Powered by Discuz! X3.1