標(biāo)題:
一個(gè)數(shù)字后端團(tuán)隊(duì)分為哪幾個(gè)角色，各承擔(dān)什么任務(wù)?
[打印本頁(yè)]
作者:
gejing123789
時(shí)間:
2020-2-27 12:22
標(biāo)題:
一個(gè)數(shù)字后端團(tuán)隊(duì)分為哪幾個(gè)角色，各承擔(dān)什么任務(wù)?
數(shù)字后端按崗位類(lèi)別可以分為：邏輯綜合，布局布線(xiàn)physical design，靜態(tài)時(shí)序分析（STA），功耗分析Power analysis，物理驗(yàn)證physical verification等崗位。
邏輯綜合（Synthesis）主要負(fù)責(zé)將RTL code轉(zhuǎn)換為實(shí)際后端使用的netlist網(wǎng)表, 一個(gè)好的網(wǎng)表對(duì)布局布線(xiàn)的工作起到?jīng)Q定性作用。要盡可能做到performance, power, area的優(yōu)化。尤其是現(xiàn)如今的一些要求高性能的設(shè)計(jì)，對(duì)綜合的要求非常高。綜合質(zhì)量很大一定程度上取決于綜合軟件的性能，業(yè)界流行的兩個(gè)綜合工具是Synopsys的Design Compiler和Cadence的Genus，熟練的掌握兩個(gè)工具的使用方法是綜合工作的一個(gè)基本條件。
布局布線(xiàn)（PD）是數(shù)字后端中占比最大的工作，主要負(fù)責(zé)netlist到GDSII的轉(zhuǎn)化過(guò)程，步驟包括Floorplan，Place，CTS，Optimize，Route，ECO等，確保自己負(fù)責(zé)的模塊滿(mǎn)足時(shí)序還有物理制造的要求。同時(shí)，需要協(xié)同其他工程師，及時(shí)提供他們需要的文件，比如def, spef，網(wǎng)表等。是數(shù)字后端中最核心的工作。布局布線(xiàn)對(duì)工具的依賴(lài)程度較強(qiáng)，而且工具操作相對(duì)來(lái)說(shuō)較為復(fù)雜。業(yè)界較為常用的是cadence的Innovus軟件和Synopsys的ICC，掌握這兩大工具的使用需要花費(fèi)一定的時(shí)間。
靜態(tài)時(shí)序分析簡(jiǎn)稱(chēng)為STA，時(shí)序驗(yàn)證分析是數(shù)字后端中的重要一塊內(nèi)容，芯片需要滿(mǎn)足各種corner下面的setup,hold時(shí)序要求以及其他的transition, capacitance, noise等要求。STA需要制定整個(gè)芯片的sdc約束文件，選擇芯片需要signoff的corner以及全芯片的timing eco流程。是一份難度要求很高的工作。靜態(tài)時(shí)序分析通常通常需要掌握Synopsys的primetime以及cadence的tempus兩大軟件的使用方法。
物理驗(yàn)證（PV）也是tape out前的一項(xiàng)重要事項(xiàng)。如果物理驗(yàn)證有錯(cuò)，那芯片生產(chǎn)就會(huì)失敗。在布局布線(xiàn)工具中，軟件只能檢查到金屬層上的物理違反，而真正的物理驗(yàn)證需要檢查到器件底層（base layer）.因此，物理驗(yàn)證需要將金屬層和底層金屬合并到一起，進(jìn)行全芯片的drc檢查。同時(shí)，還需要做全芯片的LVS（版圖與原理圖一致性檢查），ERC（電氣規(guī)則檢查）。確保芯片沒(méi)有任何物理設(shè)計(jì)規(guī)則違反。物理驗(yàn)證一般在mentor公司的calibre中進(jìn)行，是業(yè)界標(biāo)準(zhǔn)的物理驗(yàn)證工具。
功耗分析（PA）也是芯片signoff的重要一大塊，隨著現(xiàn)在芯片的規(guī)模越來(lái)越大，功耗在芯片的中的地位也越來(lái)越高。功耗分析的兩大任務(wù)是分析IR drop（電壓降）和EM（電遷移）。及時(shí)將結(jié)果反饋給布局布線(xiàn)任務(wù)組，讓他們及時(shí)修改后端設(shè)計(jì)圖，解決設(shè)計(jì)中潛在的問(wèn)題。
歡迎光臨 (http://www.torrancerestoration.com/bbs/)
Powered by Discuz! X3.1