標(biāo)題: 簡(jiǎn)單門電路設(shè)計(jì)實(shí)驗(yàn)?zāi)０?無內(nèi)容) [打印本頁]
作者: TACG.    時(shí)間: 2020-6-10 08:45
標(biāo)題: 簡(jiǎn)單門電路設(shè)計(jì)實(shí)驗(yàn)?zāi)０?無內(nèi)容)
“項(xiàng)目一 簡(jiǎn)單門電路設(shè)計(jì)”實(shí)驗(yàn)報(bào)告
專業(yè)班級(jí)：  姓名：
學(xué)號(hào)：  實(shí)驗(yàn)日期：
一、實(shí)驗(yàn)?zāi)康?/strong>
1） 熟悉QUARTUS II軟件環(huán)境和設(shè)計(jì)流程；
2） 熟悉VHDL語言設(shè)計(jì)；
3） 熟悉VHDL語言的結(jié)構(gòu)體系和簡(jiǎn)單程序編寫；
二、實(shí)驗(yàn)內(nèi)容
1. 實(shí)現(xiàn)與門的功能。
2. 實(shí)現(xiàn)或門的功能。
3. 實(shí)現(xiàn)非門的功能。
三、實(shí)驗(yàn)結(jié)果
1. 與門的程序代碼、仿真波形、引腳鎖定及實(shí)驗(yàn)現(xiàn)象截圖，并對(duì)實(shí)現(xiàn)現(xiàn)象進(jìn)行分析



2. 或門的程序代碼、仿真波形、引腳鎖定及實(shí)驗(yàn)現(xiàn)象截圖，并對(duì)實(shí)現(xiàn)現(xiàn)象進(jìn)行分析




3. 非門的程序代碼、仿真波形、引腳鎖定及實(shí)驗(yàn)現(xiàn)象截圖，并對(duì)實(shí)現(xiàn)現(xiàn)象進(jìn)行分析




四、實(shí)驗(yàn)總結(jié)
請(qǐng)寫一下實(shí)驗(yàn)心得體會(huì)、實(shí)驗(yàn)過程中遇到的問題及解決方法等。


以上的Word格式文檔51黑下載地址：
任務(wù)一 簡(jiǎn)單門電路設(shè)計(jì)實(shí)驗(yàn)51hei模板-20200208.zip (7.32 KB, 下載次數(shù): 3)







歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1