差分信號和普通的單端信號走線相比,最明顯的優(yōu)勢體現(xiàn)在以下三個方面：a.抗干擾能力強(qiáng),因?yàn)閮筛罘肿呔€之間的耦合很好,當(dāng)外界存在噪聲干擾時(shí),幾乎是同時(shí)被耦合到兩條線上,而接收端關(guān)心的只是兩信號的差值,所以外界的共模噪聲可以被完全抵消。
b.能有效抑制EMI,同樣的道理,由于兩根信號的極性相反,他們對外輻射的電磁場可以相互抵消,耦合的越緊密,泄放到外界的電磁能量越少。c.時(shí)序定位精確,由于差分信號的開關(guān)變化是位于兩個信號的交點(diǎn),而不像普通單端信號依靠高低兩個閾值電壓判斷,因而受工藝,溫度的影響小,能降低時(shí)序上的誤差,同時(shí)也更適合于低幅度信號的電路。目前流行的LVD（ow voltage differential signaling）就是指這種小振幅差分信號技術(shù)�！τ赑CB工程師來說,最關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢。也許只要是接觸過Layout的人都會了解差分走線的一般要求,那就是“等長、等距”。等長是為了保證兩個差分信號時(shí)刻保持相反極性,減少共模分量;等距則主要是為了保證兩者差分阻抗一致,減少反射�！氨M量靠近原則”有時(shí)候也是差分走線的要求之一。但所有這些規(guī)則都不是用來生搬硬套的,不少工程師似乎還不了解高速差分信號傳輸?shù)谋举|(zhì)。下面重點(diǎn)討論一下PCB差分信號設(shè)計(jì)中幾個常見的誤區(qū)。