標(biāo)題: 使用7455與或非門設(shè)計(jì)全加器-QuartusII 軟件仿真 [打印本頁(yè)]
作者: 電子愛(ài)好者沒(méi)錯(cuò)    時(shí)間: 2020-9-17 09:20
標(biāo)題: 使用7455與或非門設(shè)計(jì)全加器-QuartusII 軟件仿真
1、實(shí)驗(yàn)要求
1）進(jìn)一步掌握 QuartusII 軟件的設(shè)計(jì)和波形仿真。
2）掌握用邏輯門設(shè)計(jì)組合邏輯電路的一般設(shè)計(jì)方法。
3）掌握與或非門的邏輯功能。

復(fù)習(xí)與或非門、異或門的邏輯功能，用與或非門、異或門、與非門實(shí)現(xiàn)全加器電路，并在 QuartusII 環(huán)境下完成邏輯設(shè)計(jì)輸入、工程編譯、波形仿真


2、實(shí)驗(yàn)相關(guān)知識(shí)

此次實(shí)驗(yàn)用到了7455與或非門，該集成芯片是數(shù)電理論課未接觸過(guò)的，在實(shí)驗(yàn)課這里相當(dāng)于是一種擴(kuò)展。該芯片共有8個(gè)輸入端子，分為兩組，ABCD相與，EFGH相與，最后再相與非，根據(jù)表達(dá)式未出現(xiàn)非門，所以使用與非門即可。



3、實(shí)驗(yàn)設(shè)計(jì)（包括：邏輯定義、列寫真值表、邏輯表達(dá)式）

邏輯定義，如下圖真值表中，定義輸入端為An、Bn、Cn-1，輸出端子Sn、Cn。全加器能把本位兩個(gè)加數(shù)An、Bn和來(lái)自低位的進(jìn)位Cn-1三者相加，得到求和結(jié)果Sn和該位的進(jìn)位信號(hào)Cn



4、設(shè)計(jì)原理圖截圖


5、仿真波形截圖



6、實(shí)驗(yàn)思考
（1）總結(jié)與或非門電路的特點(diǎn)。

（2）總結(jié)用邏輯門設(shè)計(jì)組合電路的方法

（1）解：
與或非門電路可同時(shí)輸入多路信號(hào)，并且對(duì)輸入的信號(hào)完成先與后或非的邏輯運(yùn)算。與或非門電路將與門和或非門集成，對(duì)比完全使用獨(dú)立門電路，極大簡(jiǎn)化了電路設(shè)計(jì)。
（2）解：
組合邏輯電路的設(shè)計(jì)，一般都要經(jīng)歷幾個(gè)步驟：
a、將實(shí)際問(wèn)題轉(zhuǎn)換成數(shù)字邏輯語(yǔ)言來(lái)表達(dá)
b、根據(jù)需解決問(wèn)題來(lái)進(jìn)行合理的邏輯定義
c、根據(jù)實(shí)際功能完成真值表的繪制
d、依據(jù)真值表及卡諾圖等手段列寫相應(yīng)的邏輯表達(dá)式
e、通過(guò)輔助軟件進(jìn)行電路搭建和仿真實(shí)驗(yàn)
f、對(duì)電路設(shè)計(jì)和仿真結(jié)果進(jìn)行評(píng)價(jià)
g、進(jìn)一步調(diào)試改進(jìn)以優(yōu)化電路


7、實(shí)驗(yàn)總結(jié)

   此次實(shí)驗(yàn)通全加器的設(shè)計(jì)，對(duì)組合邏輯設(shè)計(jì)的方法和流程更加熟練清晰。數(shù)電實(shí)驗(yàn)比較新穎的一點(diǎn)就是使用了與或非門，7455芯片以前從未接觸過(guò)，關(guān)于全加器的設(shè)計(jì)，其實(shí)數(shù)電理論課是用專門的全加器（74LS183）來(lái)引入的。
   還有一點(diǎn)發(fā)現(xiàn)，是關(guān)于芯片使用的。在Quartus軟件中的芯片管腳只把輸入輸出或者使能端抽象出來(lái)了，供電VCC和接地已經(jīng)去掉了，而Multisim軟件供電都是要自己連接的，這樣的一個(gè)方便可能就是專注于邏輯設(shè)計(jì)而簡(jiǎn)化基礎(chǔ)電路設(shè)計(jì)。



歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1