標(biāo)題: 用VHDL設(shè)計(jì)4位全加器源程序 [打印本頁]

作者: 李好123    時間: 2020-11-16 20:21
標(biāo)題: 用VHDL設(shè)計(jì)4位全加器源程序
先由一個半加器構(gòu)成一個全加器,再由4個1位全加器組成4位加法器,加法器間的進(jìn)位可以串行方式實(shí)現(xiàn),即將低位加法器的進(jìn)位輸出cout與相臨的高位加法器的最低進(jìn)位輸入信號cin相接。而1位全加器可以按照圖2-1和2-2的方法來完成。

51hei.png (8.97 KB, 下載次數(shù): 136)

51hei.png

adder4.zip

2.79 MB, 下載次數(shù): 10, 下載積分: 黑幣 -5






歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1