標(biāo)題: PCB_Layout設(shè)計(jì)中采樣電路走線不平衡對(duì)計(jì)量精度的影響 [打印本頁(yè)]
作者: andyfu2010    時(shí)間: 2020-12-19 16:49
標(biāo)題: PCB_Layout設(shè)計(jì)中采樣電路走線不平衡對(duì)計(jì)量精度的影響
分析計(jì)量芯片廣泛應(yīng)用于各類有電能信息采集的智能終端產(chǎn)品中，成為重要的終端信號(hào)采樣元件。闡述計(jì)量芯片屬于較為精密采樣器件，要實(shí)現(xiàn)電路的設(shè)計(jì)目標(biāo)，需要在實(shí)際應(yīng)用中準(zhǔn)確的按照芯片應(yīng)用要求完成外圍電路的硬件設(shè)計(jì)和布局，良好的外圍電路設(shè)計(jì)才能夠展現(xiàn)出芯片的最佳性能。

PCB_Layout設(shè)計(jì)中采樣電路走線不平衡對(duì)計(jì)量精度的影響_傅代軍.pdf

1.9 MB, 下載次數(shù): 25, 下載積分: 黑幣 -5

PCB



歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1