標(biāo)題: Verilog數(shù)據(jù)拼接與拆分代碼 [打印本頁(yè)]

---

作者: zxopenljx    時(shí)間: 2021-1-8 20:42
標(biāo)題: Verilog數(shù)據(jù)拼接與拆分代碼
1. Verilog中數(shù)據(jù)拼接，使用拼接運(yùn)算符
例如：

reg [15:0]  regA;
reg[7:0] regB = 8'd12；
reg[7:0] regC = 8'd34;

regA <= {regB ,regC };          //把regB和regC拼接成regA。

2.Verilog中數(shù)據(jù)拆分
例如：

wire[15:0]    A； wire[7:0]  B； wire[7:0]  C；
assign   B = A [15:8];
assign   C = A [7:0];                 //就是把高8位和低8位拆分輸出

---

歡迎光臨 (http://www.torrancerestoration.com/bbs/)

Powered by Discuz! X3.1