標(biāo)題: 個(gè)人總結(jié)的電磁兼容設(shè)計(jì)中的一些方法,分享給大家 [打印本頁(yè)]
作者: hangzhouxihu202    時(shí)間: 2024-1-20 21:55
標(biāo)題: 個(gè)人總結(jié)的電磁兼容設(shè)計(jì)中的一些方法,分享給大家
分享一些自己在工作中總結(jié)的電磁兼容的設(shè)計(jì)方法給大家
電磁兼容性設(shè)計(jì)
1合理化系統(tǒng)布局設(shè)計(jì)，各敏感設(shè)備相互隔離
2各殼體連接加導(dǎo)電膠條，對(duì)外線束使用屏蔽層保護(hù)
3設(shè)計(jì)并搭建濾波電路，增強(qiáng)濾波效果，采用電源濾波器進(jìn)行電源隔離
4采用整機(jī)殼體上的一點(diǎn)作為內(nèi)部各單元公共接地點(diǎn)
5采取有效的抗靜電防護(hù)措施，采用防靜電能力強(qiáng)的元器件，構(gòu)建靜電泄放回路。
作者: TTQ001    時(shí)間: 2024-1-21 09:08
你的總結(jié)非常有幫助。 如果我們認(rèn)真練習(xí)你總結(jié)的所有要點(diǎn)，我們就能得到很好的結(jié)果。
作者: nearsea    時(shí)間: 2024-1-21 09:43
從來(lái)項(xiàng)目都是一次通過(guò)，數(shù)十年了，不覺(jué)得電磁兼容有什么困難和問(wèn)題。

設(shè)計(jì)的使用多用一些心，原理圖比印制板更重要，考慮好傳輸匹配和輸入輸出的驅(qū)動(dòng)能力以及電路的敏感性，適當(dāng)延遲開(kāi)關(guān)信號(hào)的邊緣時(shí)間，對(duì)于模擬電路需要考慮電磁干擾對(duì)于放大電路的影響，特別是傳感器，另外做好防靜電和應(yīng)對(duì)共模信號(hào)干擾的措施。

也就是說(shuō)EMC/EMI看似結(jié)構(gòu)工藝問(wèn)題，其實(shí)最重要的還是電路原理設(shè)計(jì)。
作者: Hephaestus    時(shí)間: 2024-1-21 12:29
好像說(shuō)了很多，但又好像什么都沒(méi)說(shuō)。
作者: zhuls    時(shí)間: 2024-1-21 13:46
哈哈~~
結(jié)合實(shí)例解說(shuō)一下，比這些內(nèi)容好多了。



歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1