標(biāo)題: 關(guān)于AD采集芯片TLV1572的經(jīng)驗(yàn)或者說(shuō)疑惑 [打印本頁(yè)]
作者: lxh2002    時(shí)間: 2024-7-2 22:54
標(biāo)題: 關(guān)于AD采集芯片TLV1572的經(jīng)驗(yàn)或者說(shuō)疑惑
弄了一個(gè)AD采集，芯片用TLV1572，結(jié)果采集到的數(shù)值都是接近最高值，很疑惑，查找芯片的輸出數(shù)值資料，又是補(bǔ)碼、反碼的看了好多，也沒(méi)弄懂，后來(lái)用導(dǎo)線連接輸入端與GND，數(shù)值就變成0了，反思了一下，是不是我的輸入端懸空，什么都沒(méi)接，沒(méi)接電阻、電容，就是在PCB板上從芯片輸入腳引出懸空引起的？正常輸入端應(yīng)該怎么接呢？大家?guī)兔χ更c(diǎn)一下，有時(shí)間再試試，這幾天有事
作者: lxh2002    時(shí)間: 2024-7-3 09:12
輸入端對(duì)GND加了個(gè)0.1uf的電容，對(duì)VCC也加了一個(gè)0.1uf的電容，輸入波形在懸空時(shí)不再有毛刺，但還是在接近VCC的幅度上，是不是要加一個(gè)下拉電阻？把輸入懸空的電壓拉下來(lái)？我發(fā)現(xiàn)這個(gè)芯片對(duì)電壓太敏感了，我用手指摸了一下輸入端，波形就有很大的變化，接近2V的幅度
作者: 123156fsadf    時(shí)間: 2024-7-3 12:48
lxh2002 發(fā)表于 2024-7-3 09:12
輸入端對(duì)GND加了個(gè)0.1uf的電容，對(duì)VCC也加了一個(gè)0.1uf的電容，輸入波形在懸空時(shí)不再有毛刺，但還是在接近VC ...

AD懸空本來(lái)就有電壓波動(dòng)的，沒(méi)關(guān)系，只要你不懸空的時(shí)候采集到的值沒(méi)問(wèn)題就行】



歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1