標題: FPGA學(xué)習(xí)及設(shè)計中的注意事項 [打印本頁]
作者: xinyingda520    時間: 2014-12-20 14:35
標題: FPGA學(xué)習(xí)及設(shè)計中的注意事項
1.基礎(chǔ)問題
　　FPGA的基礎(chǔ)就是數(shù)字電路和HDL語言，想學(xué)好FPGA的人，建議床頭都有一本數(shù)字電路的書，不管是哪個版本的，這個是基礎(chǔ)，多了解也有助于形成硬件設(shè)計的思想。 在語言方面，建議初學(xué)者學(xué)習(xí)Verilog語言，VHDL語言語法規(guī)范嚴格，調(diào)試起來很慢，Verilog語言容易上手，而且，一般大型企業(yè)都是用Verilog語言。
　　2.EDA工具問題
　　熟悉幾個常用的就可以的，開發(fā)環(huán)境QuartusII ，或ISE 就可以了，這兩個基本是相通的，會了哪一個，另外的那個也就很Easy了。功能仿真建議使用Modelsim ，如果你是做芯片的，就可以學(xué)學(xué)別的仿真工具，做FPGA的，Modelsim就足夠了。綜合工具一般用Synplify，初學(xué)先不用太關(guān)心這個，用Quartus綜合就OK了。
　　3.硬件設(shè)計思想問題
　　對于初學(xué)者，特別是從軟件轉(zhuǎn)過來的，設(shè)計的程序既費資源又速度慢，而且很有可能綜合不了，這就要求我們熟悉一些固定模塊的寫法，可綜合的模塊很多書上都有，語言介紹上都有，不要想當然的用軟件的思想去寫硬件。
　　4.學(xué)習(xí)習(xí)慣問題
　　FPGA學(xué)習(xí)要多練習(xí)，多仿真，signaltapII是很好的工具，可以看到每個信號的真實值，建議初學(xué)者一定要自己多動手，光看書是沒用的。 關(guān)于英文文檔問題，如果要學(xué)會Quartus II的所有功能，只要看它的handbook就可以了，很詳細，對于IT行業(yè)的人，大部分知識來源都是英文文檔，一定要耐心看，會從中收獲很多的。
　　5.算法問題
　　做FPGA的工程師，最后一般都是專攻算法了，這些基礎(chǔ)知識都是順手捏來的，如果你沒有做好搞理論的準備，學(xué)FPGA始終只能停留在初級階段上。 對于初學(xué)者，數(shù)字信號處理是基礎(chǔ)，應(yīng)該好好理解，往更深的方向，不用什么都學(xué)，根據(jù)你以后從事的方向，比如說通信、圖像處理，雷達、聲納、導(dǎo)航定位等。

　　不管你是一名邏輯設(shè)計師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號完整性和其他的一些關(guān)鍵設(shè)計問題。不過，你不必獨自面對這些挑戰(zhàn)，因為在當前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會面對這些問題，而且他們已經(jīng)提出了一些將令你的設(shè)計工作變得更輕松的設(shè)計指導(dǎo)原則和解決方案


作者: 18246288682    時間: 2015-4-14 22:20
學(xué)習(xí)一下
作者: zhangteng    時間: 2015-8-1 23:58
good 大同小異
作者: lei97    時間: 2018-7-5 08:38
加油；
作者: yyj2368    時間: 2018-7-6 23:30
剛接觸，學(xué)習(xí)了
作者: zxopen88    時間: 2018-11-8 14:59
好文章 值得一看
作者: 浮念    時間: 2018-11-13 16:49
感謝樓主分享，很好的教程
作者: chenzg2018    時間: 2018-11-14 07:41
這第五點，說起來是很深層次的意思，有沒有什么指引類的書。
作者: HAWLEY    時間: 2019-6-21 16:43
感謝分享
作者: azi197417    時間: 2019-7-8 12:40
這個建議倒是不錯，值得我們還沒入門的小白參考
作者: winkle    時間: 2019-9-5 21:55
從stm32轉(zhuǎn)學(xué)FPGA，加油
作者: 先來個小目標    時間: 2019-9-27 16:43
我現(xiàn)在都是畫電路的，感覺畫電路比Verilog難
作者: 你可愛的爹    時間: 2020-11-18 20:44
師傅領(lǐng)進門修行靠個人
作者: 最咸一條魚    時間: 2020-11-24 16:36
多謝樓主分享經(jīng)驗！
作者: 可意    時間: 2021-12-25 17:47
樓主說得到位，需要注意這幾個方面的區(qū)別。
作者: xzh5508    時間: 2022-1-5 15:24
謝謝分享，為什么都是作者可見？
作者: ZzlYanG!    時間: 2022-12-7 11:31
所以FPGA學(xué)習(xí)就是數(shù)電、verilog。然后不斷的看別人代碼，然后寫代碼是嗎？
作者: 敬亭山    時間: 2023-1-22 20:53
我也很想學(xué)習(xí)FPGA,但是太小白了,學(xué)著痛苦
作者: talk3    時間: 2023-2-1 16:27
FPGA學(xué)習(xí)中，謝謝
作者: GOUYANG    時間: 2023-3-1 16:01
通過實際的例子更能加快學(xué)習(xí)進度
作者: GOUYANG    時間: 2023-3-1 16:04
第一句話是：還沒學(xué)數(shù)電的先學(xué)數(shù)電。然后你可以選擇verilog或者VHDL，有C語言基礎(chǔ)的，建議選擇VHDL。因為verilog太像C了，很容易混淆，最后你會發(fā)現(xiàn)，你花了大量時間去區(qū)分這兩種語言，而不是在學(xué)習(xí)如何使用它。當然，你思維能轉(zhuǎn)得過來，也可以選verilog，畢竟在國內(nèi)verilog用得比較多。

接下來，首先找本實例抄代碼。抄代碼的意義在于熟悉語法規(guī)則和編譯器（又叫綜合器），常用的集成開發(fā)環(huán)境有：Intel的Quartus、Xilinx的ISE和Vivado、Design Compiler 、Synopsys的VCS、Linux下的iverilog、Lattice的Diamond、Microchip的Libero、Synplify pro，然后再模仿著寫，最后不看書也能寫出來。編譯完代碼，就打開RTL圖，看一下綜合出來是什么樣的電路。

HDL是硬件描述語言，突出硬件這一特點，所以要用數(shù)電的思維去思考HDL，而不是用C語言或者其它高級語言，如果不能理解這句話的，可以看《什么是硬件以及什么是軟件》。在這一階段，推薦的教材是《Verilog HDL高級數(shù)字設(shè)計》或者是《用于邏輯綜合的VHDL》。不看書也能寫出個三段式狀態(tài)機就可以進入下一階段了。

此外，你手上必須準備Verilog或者VHDL的官方文檔，《verilog_IEEE官方標準手冊-2005_IEEE_P1364》、《IEEE Standard VHDL Language_2008》，以便遇到一些語法問題的時候能查一下。
二、獨立完成中小規(guī)模的數(shù)字電路設(shè)計。

現(xiàn)在，你可以設(shè)計一些數(shù)字電路了，像交通燈、電子琴、DDS等等，推薦的教材是《Verilog HDL應(yīng)用程序設(shè)計實例精講》。在這一階段，你要做到的是：給你一個指標要求或者時序圖，你能用HDL設(shè)計電路去實現(xiàn)它。這里你需要一塊開發(fā)板，可以選Altera的cyclone IV系列，或者Xilinx的Spantan 6。還沒掌握HDL之前千萬不要買開發(fā)板，因為你買回來也沒用。這里你沒必要每次編譯通過就下載代碼，咱們用modelsim仿真（此外還有QuestaSim、NC verilog、Diamond的Active-HDL、VCS、Debussy/Verdi等仿真工具），如果仿真都不能通過那就不用下載了，肯定不行的。在這里先掌握簡單的testbench就可以了。推薦的教材是《WRITING TESTBENCHES Functional Verification of HDL Models》。
三、掌握設(shè)計方法和設(shè)計原則。

你可能發(fā)現(xiàn)你綜合出來的電路盡管沒錯，但有很多警告。這個時候，你得學(xué)會同步設(shè)計原則、優(yōu)化電路，是速度優(yōu)先還是面積優(yōu)先，時鐘樹應(yīng)該怎樣設(shè)計，怎樣同步兩個異頻時鐘等等。推薦的教材是《FPGA權(quán)威指南》、《Altera FPGA/CPLD設(shè)計》第二版的基礎(chǔ)篇和高級篇兩本。學(xué)會加快編譯速度（增量式編譯、LogicLock），靜態(tài)時序分析（timequest），嵌入式邏輯分析儀（signaltap）就算是通關(guān)了。如果有不懂的地方可以暫時跳過，因為這部分還需要足量的實踐，才能有較深刻的理解。
四、學(xué)會提高開發(fā)效率。

因為Quartus和ISE的編輯器功能太弱，影響了開發(fā)效率。所以建議使用Sublime text編輯器中代碼片段的功能，以減少重復(fù)性勞動。Modelsim也是常用的仿真工具，學(xué)會TCL/TK以編寫適合自己的DO文件，使得仿真變得自動化，推薦的教材是《TCL/TK入門經(jīng)典》。你可能會手動備份代碼，但是專業(yè)人士都是用版本控制器Git的，可以提高工作效率。文件比較器Beyond Compare也是個比較常用的工具，Git也有比較功能。此外，你也可以使用System Verilog來替代testbench，這樣效率會更高一些。如果你是做IC驗證的，就必須掌握System Verilog和驗證方法學(xué)（UVM）。推薦的教材是《Writing Testbenches using SystemVerilog》、《The UVM Primer》、《System Verilog1800-2012語法手冊》。

掌握了TCL/TK之后，可以學(xué)習(xí)虛擬Jtag（ISE也有類似的工具）制作屬于自己的調(diào)試工具，此外，有時間的話，最好再學(xué)個python。腳本，意味著一勞永逸。
作者: zoulibang    時間: 2023-4-20 23:16
加油學(xué)吧
作者: ZQL12345    時間: 2023-4-22 10:46
可以參考數(shù)字系統(tǒng)設(shè)計與VerilogHDL這本書進行學(xué)習(xí)
作者: 2622482430    時間: 2024-9-11 09:41
受益匪淺
作者: Markovsay    時間: 2024-11-19 20:44
樓主說的很好哇，就我個人而言，如果要快速上手，先掌握組合邏輯門和狀態(tài)機就可以寫一些簡單的程序了。我個人用的是Xilinx的vivado,硬件平臺用的是basys3。個人感覺硬件設(shè)計（模塊）自上而下，軟件設(shè)計自下而上。



歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1