標(biāo)題: 時(shí)序約束中 跨時(shí)鐘域的時(shí)鐘約束 [打印本頁(yè)]
作者: 51黑fan    時(shí)間: 2016-1-31 03:49
標(biāo)題: 時(shí)序約束中 跨時(shí)鐘域的時(shí)鐘約束
一直做了好久的時(shí)序約束，包括源同步輸入數(shù)據(jù)、源同步輸出數(shù)據(jù)以及SDRAM端口的約束，做完這些之后 TimeQuest Timing Analyzer 還是有紅色的 slack 也就是值是負(fù)的 不滿足時(shí)序約束：如圖：
仔細(xì)看其中的錯(cuò)誤信息都是dcfifo中錯(cuò)誤，當(dāng)初還以為altera的ipcore需要特殊的約束呢或者是ipcore有問(wèn)題，但是這種想法是不對(duì)的，fifo這種ipcore是很常用的不應(yīng)該出問(wèn)題。一天看到what is false path?于是就百度開(kāi)始查，看到這樣一篇博客關(guān)于FALSE PATH的理解：
[size=15.714285850524902px] 對(duì)FALSE PATH的理解
[size=15.714285850524902px]
[size=15.714285850524902px]
最近做了一點(diǎn)FPGA方面的工作，在用QuartusII對(duì)代碼進(jìn)行綜合時(shí)四處查找資料，總算是對(duì)FALSE PATH有了一點(diǎn)點(diǎn)的理解，總得來(lái)說(shuō)，F(xiàn)ALSE PATH就是我們?cè)谶M(jìn)行綜合分析時(shí)，不希望綜合工具進(jìn)行分析的那些路徑。寫出來(lái)和大家一起討論。
在QuartusII的一個(gè)培訓(xùn)文檔里面解釋了什么時(shí)候要用到FALSE PATH：
1.           從邏輯上考慮，與電路正常工作不相關(guān)的那些路徑，比如測(cè)試邏輯，靜態(tài)或準(zhǔn)靜態(tài)邏輯。
2.          從時(shí)序上考慮，我們?cè)诰C合時(shí)不需要分析的那些路徑，比如跨越異步時(shí)鐘域的路徑。
下面舉例說(shuō)明：
先看圖1，MUX_1和MUX_2是兩個(gè)多路選擇器，MUX_1的使能端C接到時(shí)鐘clk，MUX_2的使能端C接到clk的反。于是可以發(fā)現(xiàn)MUX_1的S1端口是不可能經(jīng)過(guò)MUX_2的S1端口到達(dá)MUX_2的D端口的，同理MUX_1的S2端口是不可能經(jīng)過(guò)MUX_2的S2端口到達(dá)MUX_2的D端口。于是我們就不希望綜合工具對(duì)這兩條路徑進(jìn)行分析，就是說(shuō)這兩條路徑就是我們所說(shuō)的FALSE PATH：
set_false_paths –through Mux_1/S1 –through Mux_2/S1
set_false_paths –through Mux_2/S2 –through Mux_2/S2
[size=15.714285850524902px]
[size=15.714285850524902px]
[size=15.714285850524902px]

[size=15.714285850524902px]圖1
[size=15.714285850524902px]
再看圖2，模塊test_logic表示一個(gè)測(cè)試邏輯，它并不真正實(shí)現(xiàn)我們電路的功能，只是為了測(cè)試電路功能。所以我們就不希望綜合工具對(duì)這這些路徑進(jìn)行分析，就是說(shuō)這些路徑就是我們所說(shuō)的FALSE PATH：
[size=15.714285850524902px]  
[size=15.714285850524902px]
[size=15.714285850524902px]  
[size=15.714285850524902px]圖2
[size=15.714285850524902px]
[size=15.714285850524902px]
set_false_path –fall_from clk1–to [get_pins test_logic|*|datain]
set_false_path –from [get_pins test_logic|*|clk] \
-to [get_pins test_logic|*|datain]
set_false_path –from [get_pins test_logic|*|clk] -to [get_ports test_out]
然后看圖3，reg1的輸出和reg2的輸入跨越了不同的時(shí)鐘域clk1和clk2，我們不希望綜合工具對(duì)這這些路徑進(jìn)行分析，就是說(shuō)這些路徑就是我們所說(shuō)的FALSE PATH：
set_false_path –from [get_pins reg1|clk]–to [get_pins reg2|datain]
[size=15.714285850524902px]
[size=15.714285850524902px]
[size=15.714285850524902px]
[size=15.714285850524902px]  
[size=15.714285850524902px]圖3
[size=15.714285850524902px]
[size=15.714285850524902px]最后我們看圖4，clk_100和clk_66仍然是兩個(gè)不同的時(shí)鐘域，這也是FALSE PATH：
set_false_paths –from [get_clocks clk_100] –to [get_clocks clk_66]
set_false_paths –from [get_clocks clk_66] –to [get_clocks clk_100]
實(shí)際上，這兩條FALSE PATH可以用一條命令來(lái)代替：
set_clock_groups –exclusive –group {clk_100} \
–group {clk_66} –group {clk_200}
這就涉及到set_clock_groups 命令了，我們以后再說(shuō)。
[size=15.714285850524902px]
[size=15.714285850524902px]
[size=15.714285850524902px]
[size=15.714285850524902px]圖4對(duì)這兩句有感而發(fā)
set_false_paths –from [get_clocks clk_100] –to [get_clocks clk_66]
set_false_paths –from [get_clocks clk_66] –to [get_clocks clk_100]
設(shè)計(jì)中fifo前端時(shí)鐘域是cmos_pclk在TimeQuest Timing Analyzer ->Core Cock Setup：pll_c0為（Launch Clock），后端時(shí)鐘域是pll_c0在TimeQuest Timing Analyzer ->Core Cock Setup：pll_c0為（Latch Clock）

這兩個(gè)是跨時(shí)鐘域時(shí)鐘，于是根據(jù)文中總結(jié)：對(duì)于跨時(shí)鐘域的處理用set_false_path，約束語(yǔ)句如下：
set_false_path  -from  [get_clocks {cmos_pclk}]  -to  [get_clocks {pll_c0}]
set_false_path  -from  [get_clocks {pll_c0}]  -to  [get_clocks {cmos_pclk}]
ok完美解決 沒(méi)有紅色錯(cuò)誤, slack都為正值。





歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1