標(biāo)題: SoPC與嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計(jì) [打印本頁(yè)]
作者: 51黑tt    時(shí)間: 2016-3-6 12:45
標(biāo)題: SoPC與嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計(jì)
1 概述
20世紀(jì)90年代初,電子產(chǎn)品的開發(fā)出現(xiàn)兩個(gè)顯著的特點(diǎn)：產(chǎn)品深度復(fù)雜化和上市時(shí)限縮短�；陂T級(jí)描述的電路級(jí)設(shè)計(jì)方法已經(jīng)趕不上新形勢(shì)的發(fā)展需要，于是基于系統(tǒng)級(jí)的設(shè)計(jì)方法開始進(jìn)入人們的視野。隨著半導(dǎo)體工藝技術(shù)的發(fā)展，特別是超深亞微米(VDSM,<0.25 μm)工藝技術(shù)的成熟，使得在一塊硅芯片上集成不同功能模塊（成為系統(tǒng)集成芯片）成為可能。這種將各種功能模塊集成于一塊芯片上的完整系統(tǒng)，就是片上系統(tǒng)SoC(System on Chip)。 SoC是集成電路發(fā)展的必然趨勢(shì)。
SoC設(shè)計(jì)技術(shù)始于20世紀(jì)90年代中期，它是一種系統(tǒng)級(jí)的設(shè)計(jì)技術(shù)。如今，電子系統(tǒng)的設(shè)計(jì)已不再是利用各種通用集成電路 IC(Integrated Circuit)進(jìn)行印刷電路板PCB(Printed Circuit Board)板級(jí)的設(shè)計(jì)和調(diào)試，而是轉(zhuǎn)向以大規(guī)模現(xiàn)場(chǎng)可編程邏輯陣列 FP
GA (FieldProgrammable Gate Array)或?qū)Ｓ眉呻娐?ASIC (ApplicationSpecific Integrated Circuit)為物理載體的系統(tǒng)級(jí)的芯片設(shè)計(jì)。使用ASIC為物理載體進(jìn)行芯片設(shè)計(jì)的技術(shù)稱為片上系統(tǒng)技術(shù)，即SoC；使用FPGA作為物理載體進(jìn)行芯片設(shè)計(jì)的技術(shù)稱為可編程片上系統(tǒng)技術(shù)，即SoPC（System on Programmable Chip）。SoC技術(shù)和SoPC技術(shù)都是系統(tǒng)級(jí)的芯片設(shè)計(jì)技術(shù)(統(tǒng)稱為廣義SoC)。
到目前為止，SoC還沒(méi)有一個(gè)公認(rèn)的準(zhǔn)確定義，但一般認(rèn)為它有三大技術(shù)特征：采用深亞微米（DSM）工藝技術(shù)，IP核(Intellectual Property Core)復(fù)用以及軟硬件協(xié)同設(shè)計(jì)。SoC的開發(fā)是從整個(gè)系統(tǒng)的功能和性能出發(fā)，利用IP復(fù)用和深亞微米技術(shù)，采用軟件和硬件結(jié)合的設(shè)計(jì)和驗(yàn)證方法，綜合考慮軟硬件資源的使用成本，設(shè)計(jì)出滿足性能要求的高效率、低成本的軟硬件體系結(jié)構(gòu)，從而在一個(gè)芯片上實(shí)現(xiàn)復(fù)雜的功能,并考慮其可編程特性和縮短上市時(shí)間。使用SoC技術(shù)設(shè)計(jì)的芯片，一般有一個(gè)或多個(gè)微處理器芯片和數(shù)個(gè)功能模塊。各個(gè)功能模塊在微處理器的協(xié)調(diào)下，共同完成芯片的系統(tǒng)功能，為高性能、低成本、短開發(fā)周期的嵌入式系統(tǒng)設(shè)計(jì)提供了廣闊前景。
SoPC技術(shù)最早是由美國(guó)Altera公司于2000年提出的，是現(xiàn)代計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)、電子設(shè)計(jì)自動(dòng)化EDA(Electronics Design Automation)技術(shù)和大規(guī)模集成電路技術(shù)高度發(fā)展的產(chǎn)物。SoPC技術(shù)的目標(biāo)是將盡可能大而完整的電子系統(tǒng)在一塊FPGA中實(shí)現(xiàn)，使得所設(shè)計(jì)的電路在規(guī)模、可靠性、體積、功能、性能指標(biāo)、上市周期、開發(fā)成本、產(chǎn)品維護(hù)及其硬件升級(jí)等多方面實(shí)現(xiàn)最優(yōu)化。SoPC的設(shè)計(jì)以IP為基礎(chǔ)，以硬件描述語(yǔ)言為主要設(shè)計(jì)手段，借助以計(jì)算機(jī)為平臺(tái)的EDA工具，自動(dòng)化、智能化地自頂向下地進(jìn)行。
系統(tǒng)級(jí)芯片設(shè)計(jì)是一種高層次的電子設(shè)計(jì)方法，設(shè)計(jì)人員針對(duì)設(shè)計(jì)目標(biāo)進(jìn)行系統(tǒng)功能描述，定義系統(tǒng)的行為特性，生成系統(tǒng)級(jí)的規(guī)格描述。這一過(guò)程中可以不涉及實(shí)現(xiàn)工藝。一旦目標(biāo)系統(tǒng)以高層次描述的形式輸入計(jì)算機(jī)后，EDA系統(tǒng)就能以規(guī)則驅(qū)動(dòng)的方式自動(dòng)完成整個(gè)設(shè)計(jì)。為了滿足上市時(shí)間和性能要求，系統(tǒng)級(jí)芯片設(shè)計(jì)廣泛采用軟硬件協(xié)同設(shè)計(jì)的方法進(jìn)行。
2 SoPC設(shè)計(jì)中的軟硬件協(xié)同設(shè)計(jì)
2.1軟硬件協(xié)同設(shè)計(jì)的背景
系統(tǒng)級(jí)芯片設(shè)計(jì)是微電子設(shè)計(jì)領(lǐng)域的一場(chǎng)革命，它主要有3個(gè)關(guān)鍵的支撐技術(shù)：
① 軟、硬件的協(xié)同設(shè)計(jì)技術(shù)。主要是面向不同目標(biāo)系統(tǒng)的軟件和硬件的功能劃分理論（Functional Partition Theory）和設(shè)計(jì)空間搜索技術(shù)。
② IP模塊復(fù)用技術(shù)。IP是指那些集成度較高并具有完整功能的單元模塊，如MPU、DSP、DRAM、Flash等模塊。IP模塊的再利用，除了可以縮短芯片的設(shè)計(jì)時(shí)間外，還能大大降低設(shè)計(jì)和制造的成本，提高可靠性。IP可分為硬IP和軟IP。SoPC中使用的IP多數(shù)是軟IP。軟IP可重定制、剪裁和升級(jí)，為優(yōu)化資源和提高性能提供了很大的靈活性。




歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1