標題: 74LS160計數(shù)器功能模塊 [打印本頁]
作者: WeTiGY    時間: 2016-11-25 23:00
標題: 74LS160計數(shù)器功能模塊
本帖最后由 WeTiGY 于 2016-11-25 23:13 編輯

實驗五  74LS160計數(shù)器功能模塊
一、實驗?zāi)康?/font>
1、學(xué)會用HDL語言設(shè)計時序電路；
2、用HDL語言設(shè)計74LS160計數(shù)器功能模塊。
二、硬件需求
    EDA/SOPC實驗箱一臺。
三、實驗原理
計數(shù)器是最常用的寄存器邏輯電路，從微處理器的地址發(fā)生器到頻率計都需要用到計數(shù)器。一般計數(shù)器可以分為兩類：加法計數(shù)器和減法計數(shù)器。加法計數(shù)器每來一個脈沖計數(shù)值加1；減法計數(shù)器每來一個脈沖計數(shù)值減1。
下面將通過模仿中規(guī)模集成電路74LS160的功能，用HDL語言設(shè)計一個十進制可預(yù)置計數(shù)器。74LS160共有一個時鐘輸入端CLK，一個清除輸入端CLR，兩個計數(shù)允許信號P和T，4個可預(yù)置數(shù)據(jù)輸入端D、C、B、A，一個置位允許端LOAD，4個計數(shù)輸出端QD、QC、QB、QA，一個進位輸出端RC，其工作模式及時序圖如下表和圖2-14所示。
  
功能
  
輸入
輸出
操作
CLR
CLK
P
T
LOAD
QD、QC、QB、QA
復(fù)位
L
X
X
X
X
L、L、L、L
預(yù)置
H
↑
X
X
L
D、C、B、A
計數(shù)
H
↑
H
H
H
+1
保持
H
X
L
X
H
QD、QC、QB、QA
保持
H
X
X
L
H
QD、QC、QB、QA
注：進位輸出端RC=Q3&!Q2&!Q1&Q0&T
四、實驗內(nèi)容
本實驗要完成的任務(wù)就是實現(xiàn)中規(guī)模集成電路74LS160的功能，觀察其工作時序，并下載到芯片中觀察其實際工作過程。實驗時為了便于觀察，需經(jīng)分頻得到1Hz時鐘，用撥擋開關(guān)的SW1A～SW4A作為計數(shù)器的輸入D，按鍵F3和F4作為計數(shù)器的控制允許P和T信號，F(xiàn)2作為清除輸入CLR，用按鍵開關(guān)模塊的F1作為LOAD信號（注意：由于計數(shù)器采用的是1Hz時鐘，而裝載數(shù)據(jù)是在時鐘信號的上升沿作用下進行，所以要想正確的加載預(yù)制數(shù)據(jù)，F1按鍵必須按住至少1s以上才可以），用七段數(shù)碼管模塊中的某一位作為計數(shù)器的輸出Q指示，用led8作為計數(shù)器的輸出翻轉(zhuǎn)信號RC指示。
第一個是分頻模塊：
  1. module divider_module
  2. (
  3.        CLK,f_Out
  4. );

  6.        input CLK;
  7.        output f_Out;
  8.    

  10.        parameter T1s=26'd50_000_000;
  11.        reg [25:0]Count1;
  12.    
  13.       always @ ( posedge CLK )
  14.                  if( Count1 == T1s)
  15.                       Count1 <= 26'd0;
  16.                 else
  17.                       Count1 <= Count1 + 1'b1;
  18.         
  19.        reg rf_Out;        
  20.        always @ ( posedge CLK )
  21.                    if( Count1 >= 26'd0 && Count1 <= 26'd25_000_000)
  22.                         rf_Out <= 1'b0;
  23.                   else
  24.                         rf_Out <= 1'b1;     
  25.       assign f_Out = rf_Out;

  27. endmodule
復(fù)制代碼


第二個是數(shù)碼管模塊：
  1. module hex_module
  2. (
  3.    f_Out,hex,Q
  4. );
  5.    input  f_Out;
  6.    input  [3:0] Q;
  7.    output [6:0] hex;
  8.    
  9.    reg [6:0] rhex;
  10.    always@(posedge f_Out)
  11.         begin
  12.            case(Q)
  13.                  4'd0 :  rhex<=7'b0000001;    //0
  14.                  4'd1 :  rhex<=7'b1111001;    //1
  15.                  4'd2 :  rhex<=7'b0010010;    //2
  16.                  4'd3 :  rhex<=7'b0000011;    //3
  17.                  4'd4 :  rhex<=7'b1001100;    //4
  18.                  4'd5 :  rhex<=7'b0100100;    //5
  19.                  4'd6 :  rhex<=7'b0100000;    //6
  20.                  4'd7 :  rhex<=7'b0001111;    //7
  21.                  4'd8 :  rhex<=7'b0000000;    //8
  22.                  4'd9 :  rhex<=7'b0000100;    //9
  23.                  
  24.                default:  rhex<=7'b0110110;    //F
  25.            endcase
  26.          end
  27.    assign hex=rhex;

  29. endmodule
復(fù)制代碼
第三個是計數(shù)模塊：
  1. module count_module
  2. (
  3.    f_Out,RSTn,P,T,LOAD,D,Q,RC
  4. );
  5.    input  f_Out,RSTn,P,T,LOAD;
  6.         input  [3:0] D;
  7.         output [3:0] Q;
  8.         output RC;
  9.        
  10.    reg [3:0] Q;
  11.         reg RC;
  12.         always@(posedge f_Out or negedge RSTn)
  13.               if(!RSTn)
  14.                            Q<=4'd0;
  15.                         else if(!LOAD)
  16.                            Q<=D;
  17.                         else if(P&T)
  18.                            begin

  20.                                             if(Q<4'd9)
  21.                                                     begin
  22.                                                     Q<=Q+1'b1;
  23.                                                          RC<=1'b0;
  24.                                                          end
  25.                                                   else
  26.                                                     begin
  27.                                                          Q<=4'd0;
  28.                                                          RC<=1'b1;
  29.                                                          end                                         
  30.                                 end
  31.                         else
  32.                            Q<=4'd0;
  33.                                
  34. endmodule
復(fù)制代碼


第四個是頂層模塊：
  1. module top_module
  2. (
  3.    CLK,RSTn,P,T,LOAD,D,RC,hex
  4. );
  5.    input  CLK,RSTn,P,T,LOAD;
  6.         input  [3:0] D;
  7.         output [6:0] hex;
  8.         output RC;
  9.         
  10.    wire f_out;
  11.         divider_module u1
  12.         (
  13.           .CLK(CLK),
  14.           .f_Out(f_Out)
  15.         );
  16.         wire [3:0] Q;
  17.         count_module u2
  18.         (
  19.           .f_Out(f_Out),
  20.           .RSTn(RSTn),
  21.           .P(P),
  22.           .T(T),
  23.           .LOAD(LOAD),
  24.           .D(D),
  25.           .RC(RC),
  26.           .Q(Q)
  27.         );
  28.         
  29.         hex_module u3
  30.         (
  31.           .f_Out(f_Out),
  32.           .Q(Q),
  33.           .hex(hex)
  34.         );
  35.         
  36.         

  38. endmodule        
復(fù)制代碼

注：使用20分頻仿真

仿真圖：


作者: 17509086609    時間: 2019-12-30 01:01
樓主分享個壓縮包啊



歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1