標(biāo)題: 功率MOSFET的阻性負(fù)載開關(guān)特性 [打印本頁]
作者: 小融1號    時間: 2016-12-14 11:56
標(biāo)題: 功率MOSFET的阻性負(fù)載開關(guān)特性

融創(chuàng)芯城PCB\PCBA自動報價系統(tǒng)上線啦，各位做電子產(chǎn)品的朋友，歡迎比價、訂購


在功率MOSFET的數(shù)據(jù)表中，列出了開通延時、開通上升時間，關(guān)斷延時和關(guān)斷下降時間，作者經(jīng)常和許多研發(fā)的工程師保持技術(shù)的交流，在交流的過程中，發(fā)現(xiàn)有些工程師用這些參數(shù)來評估功率MOSFET的開關(guān)損耗，這種方法是不正確的，原因在于沒有理解這些參數(shù)的定義。

某種程度上，在功率MOSFET的數(shù)據(jù)表中，這四個參數(shù)的定義比電流的定義更沒有意義：花瓶的擺設(shè)作用，只能說人有的我也得有吧。

開通延時、開通上升時間，關(guān)斷延時和關(guān)斷下降時間的測試條件，以AON6512為例，為：VGS=10V，VDS=15V，RL=0.75Ohm，RG=3Ohm。


開通延時、開通上升時間，關(guān)斷延時和關(guān)斷下降時間的測試電路和波形如下圖所示，它們時間范圍的規(guī)定如下：

tD(on)：開通延時，VGS上升、VDS下降過程中，從10%的VGS的最大電壓到90%的VDS最大電壓的時間。


tr：開通上升時間，VDS下降過程中，從90%的VDS的最大電壓到10%的VDS最大電壓的時間。


tD(off)：關(guān)斷延時，VGS下降、VDS上升過程中，從90%的VGS的最大電壓到10%的VDS最大電壓的時間。


tf：關(guān)斷下降時間，VDS上升過程中，從10%的VDS的最大電壓到90%的VDS最大電壓的時間。


圖1：阻性開關(guān)測試電路和波形

測試時，所用的負(fù)載為電阻， 也就是電流和電壓線性的變化：開通時，電流從0線性地增加到最大值的同時，電壓也線性地從最大值下降到0，如圖2所示。反之，關(guān)斷時，電流從最大值線性地下降到0的同時，電壓也線性地從0增加到0最大值。

圖2：阻性開通時電流、電壓波形

基于上述的波形，在電流和電壓重疊的時間區(qū)域內(nèi)對其積分，就可以計算阻性開通時的損耗：


阻性關(guān)斷的損耗和上面過程相類似，二者相加，就是阻性開關(guān)過程中產(chǎn)生的總的開關(guān)損耗。


功率MOSFET所接的負(fù)載、變換器輸出負(fù)載和變換器所接的輸出負(fù)載是三個完全不同的概念，下面以BUCK變換器為例來說明。


功率MOSFET所接的負(fù)載：BUCK變換器的功率MOSFET接到電感，因此功率MOSFET所接的負(fù)載為感性負(fù)載。


變換器輸出負(fù)載：BUCK變換器的輸出為濾波電容，因此輸出負(fù)載為容性負(fù)載。


BUCK變換器所接的輸出負(fù)載：這就要看其外部實(shí)際接到什么負(fù)載，研發(fā)測試過程中通常使用電子負(fù)載，這要看電子負(fù)載所設(shè)定的為阻性負(fù)載還是容性負(fù)載。在實(shí)際的電路板上，所接的負(fù)載差別較大，特性也不同。


在實(shí)際應(yīng)用的過程中，功率MOSFET很少接到純的阻性負(fù)載，大多數(shù)負(fù)載都為感性負(fù)載，如電源和電機(jī)控制；還有一部分的負(fù)載為容性負(fù)載，如負(fù)載開關(guān)。


既然功率MOSFET所接的負(fù)載大多數(shù)為感性負(fù)載，那么上面基于阻性負(fù)載的開關(guān)特性和開關(guān)時間參數(shù)對于實(shí)際的應(yīng)用就完全沒有什么價值，以這些參數(shù)來計算和校核開關(guān)特性和開關(guān)損耗也是不正確的，以后將會討論基于感性負(fù)載的開關(guān)過程，從而理解開關(guān)損耗。


文章來源：微信公眾號   融創(chuàng)芯城（一站式電子元器件、PCB、PCBA購買服務(wù)平臺，項目眾包平臺，方案共享平臺）





歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1