標(biāo)題: 理解功率MOSFET的寄生電容 [打印本頁]
作者: 小融1號(hào) 時(shí)間: 2016-12-27 10:36
標(biāo)題: 理解功率MOSFET的寄生電容
融創(chuàng)芯城PCB\PCBA自動(dòng)報(bào)價(jià)系統(tǒng)上線啦,各位做電子產(chǎn)品的朋友,歡迎訪問平臺(tái)比價(jià)、訂購
功率半導(dǎo)體的核心是PN結(jié),當(dāng)N型和P型半導(dǎo)體結(jié)合后,在結(jié)合面處的兩側(cè)形成空間電荷區(qū),也稱為耗盡層,當(dāng)PN結(jié)兩端的電壓變化的時(shí)候,PN結(jié)的空間電荷區(qū)的電荷也發(fā)生改變;另外,N區(qū)電子和P區(qū)空穴因?yàn)闈舛鹊牟町愊嗷U(kuò)散,也會(huì)在PN結(jié)的兩側(cè)產(chǎn)生電荷存儲(chǔ)效應(yīng),這些因素作用在一起,在任何半導(dǎo)體功率器件內(nèi)部,就會(huì)產(chǎn)生相應(yīng)的寄生電容。
MOSFET的寄生電容是動(dòng)態(tài)參數(shù),直接影響到其開關(guān)性能,MOSFET的柵極電荷也是基于電容的特性,下面將從結(jié)構(gòu)上介紹這些寄生電容,然后理解這些參數(shù)在功率MOSFET數(shù)據(jù)表中的定義,以及它們的定義條件。
1、功率MOSFET數(shù)據(jù)表的寄生電容
溝槽型功率MOSFET的寄生電容的結(jié)構(gòu)如圖1所示,可以看到,其具有三個(gè)內(nèi)在的寄生電容:G和S的電容CGS;G和D的電容:CGD,也稱為反向傳輸電容、米勒電容,Crss;D和S的電容CDS。
1.webp.jpg (59.97 KB, 下載次數(shù): 59)
下載附件
2016-12-27 10:20 上傳
圖1:溝槽型MOSFET寄生電容
功率MOSFET的寄生電容參數(shù)在數(shù)據(jù)表中的定義如下圖所示,可以看到,它們和上面實(shí)際的寄生參數(shù)并不完全相同,相應(yīng)的關(guān)系是:
輸入電容:Ciss=CGS+CGD
輸出電容:Coss=CDS+CGD
反向傳輸電容:Crss=CGD
2.webp.jpg (58.45 KB, 下載次數(shù): 50)
下載附件
2016-12-27 10:20 上傳
2、功率MOSFET寄生電容測試
寄生電容的測試的條件為:VGS=0,VDS=BVDSS/2,f=1MHz,就是使用的測量電壓為額定電壓的一半,測試的電路所下圖所示。
3.webp.jpg (40.7 KB, 下載次數(shù): 48)
下載附件
2016-12-27 10:20 上傳
(a) Ciss測試電路
4.webp.jpg (44.06 KB, 下載次數(shù): 43)
下載附件
2016-12-27 10:20 上傳
(b) Coss測試電路
5.webp.jpg (49.02 KB, 下載次數(shù): 43)
下載附件
2016-12-27 10:20 上傳
(c) Crss測試電路
6.webp.jpg (144.36 KB, 下載次數(shù): 34)
下載附件
2016-12-27 10:20 上傳
(d) 標(biāo)準(zhǔn)的LCR
圖2:寄生電容測試電路
功率MOSFET柵極的多晶硅和源極通道區(qū)域的電容決定了這些參數(shù),其不具有偏向的敏感度,也非常容易重現(xiàn)。
溝槽型功率MOSFET的寄生電容和以下的因素相關(guān):
• 溝道的寬度和溝槽的寬度
• G極氧化層的厚度和一致性
• 溝槽的深度和形狀
• S極體-EPI層的摻雜輪廓
• 體二極管PN結(jié)的面積和摻雜輪廓
高壓平面功率MOSFET的Crss由以下因素決定:
• 設(shè)計(jì)參數(shù),如多晶硅的寬度,晶胞斜度
• 柵極氧化層厚度和一致性
• 體水平擴(kuò)散,決定了JFET區(qū)域的寬度
• 體-EPI和JFET區(qū)域的摻雜輪廓
• 柵極多晶硅摻雜通常不是一個(gè)因素,由于其是退化的摻雜;JEFET區(qū)域的寬度,JFET輪廓和EPI層摻雜輪廓主導(dǎo)著這個(gè)參數(shù)
高壓平面功率MOSFET的Coss由以下因素決定:
• 所有影響Crss參數(shù),由于它是Coss一部分
• 體二極管PN結(jié)區(qū)域和摻雜輪廓
3、功率MOSFET寄生電容的非線性
MOSFET的電容是非線性的,是直流偏置電壓的函數(shù),圖3示出了寄生電容隨VDS電壓增加而變化。所有的MOSFET的寄生電容來源于不依賴于偏置的氧化物電容和依賴于偏置的硅耗盡層電容的組合。由于器件里的耗盡層受到了電壓影響,電容CGS和CGD隨著所加電壓的變化而變化。
7.webp.jpg (105.35 KB, 下載次數(shù): 35)
下載附件
2016-12-27 10:20 上傳
圖3:AON6512電容隨電壓變化
電容隨著VDS電壓的增加而減小,尤其是輸出電容和反向傳輸電容。當(dāng)電壓增加時(shí),和VDS相關(guān)電容的減小來源于耗盡層電容減小,耗盡層區(qū)域擴(kuò)大。然而相對于CGD,CGS受電壓的影響非常小,CGD受電壓影響程度是CGS的100倍以上。
圖4顯示出了在VDS電壓值較低時(shí),當(dāng)VGS電壓增加大于閾值電壓后,MOSFET輸入電容會(huì)隨著VGS增加而增加。
8.webp.jpg (25.43 KB, 下載次數(shù): 40)
下載附件
2016-12-27 10:20 上傳
圖4:輸入電容隨VGS變化
因?yàn)镸OSFET溝道的電子反形層形成,在溝漕底部形成電子聚集層,這也是為什么一旦電壓超過QGD階級,柵極電荷特性曲線的斜率增加的原因。
所有的電容參數(shù)不受溫度的影響,溫度變化時(shí),它們的值不會(huì)發(fā)生變化。
文章來源:微信公眾號(hào) 融創(chuàng)芯城(一站式電子元器件、PCB、PCBA購買服務(wù)平臺(tái),項(xiàng)目眾包平臺(tái),方案共享平臺(tái))
作者: dangran222 時(shí)間: 2017-3-24 16:19
您好,我想請教您一個(gè)問題,LCR測試儀在校準(zhǔn)的時(shí)候是有特定的頻率下校準(zhǔn)嘛?也就是說10uf的電容是什么條件下這么大呢?頻率,溫度條件?
作者: 小融1號(hào) 時(shí)間: 2017-3-27 15:33
你好,技術(shù)問題可以加群討論哦
作者: 肖少文 時(shí)間: 2018-8-13 16:30
你好,我按Crss測試電路搭建測試電路,無法測試出來,請問是什么原有,規(guī)格描述是0.5PF,
作者: blue153 時(shí)間: 2018-8-15 15:43
介紹的不錯(cuò)
歡迎光臨 (http://www.torrancerestoration.com/bbs/) |
Powered by Discuz! X3.1 |