標(biāo)題: 《數(shù)字電路》的期末考試復(fù)習(xí)試題及答案 [打印本頁]
作者: 51ren    時(shí)間: 2017-1-10 22:53
標(biāo)題: 《數(shù)字電路》的期末考試復(fù)習(xí)試題及答案

word格式的完整試題文檔下載：
《數(shù)字電路》的期末考試復(fù)習(xí)答案.doc (6.83 MB, 下載次數(shù): 20)

---------下面是內(nèi)容預(yù)覽---------------------------------
一、名詞解釋（30個(gè)）
1、數(shù)字信號(hào)：
不隨時(shí)間做連續(xù)變化的信號(hào)，信號(hào)數(shù)值的大小和增減可采用數(shù)字形式。
2、數(shù)字電路：
加工處理數(shù)字信號(hào)的電路。即能對(duì)數(shù)字信號(hào)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。
3、“與”邏輯
當(dāng)決定一件事情的各種條件全部具備后，這件事才能發(fā)生的邏輯關(guān)系。
4、“或”邏輯
在決定一件事情的幾個(gè)條件中，只要有一個(gè)或幾個(gè)具備，事情就會(huì)發(fā)生的邏輯關(guān)系。
5、補(bǔ)碼
補(bǔ)碼的符號(hào)位與原碼和反碼相同，即用0表示正，1表示負(fù)。數(shù)值位與符號(hào)相關(guān)，正數(shù)補(bǔ)碼的數(shù)值位和真值表的數(shù)值位相同；復(fù)數(shù)補(bǔ)碼的數(shù)值位是真值的數(shù)值位按位取反，并在最低位加1。
6、任意項(xiàng)
無關(guān)項(xiàng)和約束項(xiàng)統(tǒng)稱。部分變量組合對(duì)于函數(shù)值是1或0皆可，不影響電路功能，此為無關(guān)項(xiàng)；某些輸入變量取值組合被禁止出現(xiàn)，即不被允許為輸入，此為約束項(xiàng)。
7、正邏輯
把用高電平表示邏輯1、低電平表示邏輯0的規(guī)定稱為正邏輯
8、負(fù)邏輯
把用高電平表示邏輯0、低電平表示邏輯1的規(guī)定稱為負(fù)邏輯。
9、最小項(xiàng)
如果一個(gè)具有n個(gè)變量的函數(shù)的與項(xiàng)包含全部n個(gè)變量，每個(gè)變量都以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次，則該與項(xiàng)被稱為最小項(xiàng)。
10、最大項(xiàng)
如果一個(gè)具有n個(gè)變量的函數(shù)的或項(xiàng)包含全部n個(gè)變量，每個(gè)變量都以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次，則該或項(xiàng)被稱為最大項(xiàng)。
反演規(guī)則是將原邏輯函數(shù)中所有的“·”變成“+”，“+”變成“·”；0換成1,1換成0；原變量換成反變量，反變量換成原變量。
12、對(duì)偶規(guī)則
如果把任何一個(gè)邏輯表達(dá)式Y(jié)中的“·”換成“+”，“+”換成“·”；0換成1,1換成0，則得到一個(gè)新的邏輯式Y(jié)＇，這個(gè)Y＇稱為Y的對(duì)偶式。
13、卡諾圖
將n個(gè)變量分為行、列兩組，畫出2n個(gè)小方格，每行的方格左方標(biāo)示相應(yīng)變量取值，每列的方格上方標(biāo)示相應(yīng)的變量取值，每一個(gè)方格中填入該格所對(duì)應(yīng)的變量取值的函數(shù)值，變量取值的排列是按邏輯相鄰性原則排列的，每個(gè)方格對(duì)應(yīng)的變量只有一個(gè)變量與其相鄰方格的變量取值不同。
15、邏輯函數(shù)標(biāo)準(zhǔn)型：
邏輯函數(shù)的每一項(xiàng)中都包含全部變量，而且每一項(xiàng)中每個(gè)變量以原變量或反變量的形式只出現(xiàn)一次。
16、門電路: 輸出信號(hào)與輸入信號(hào)之間存在一定邏輯關(guān)系的開關(guān)電路。
17、TTL與非門:TTL集成邏輯門電路的輸入輸出結(jié)構(gòu)均采用半導(dǎo)體三極管，所以稱晶體管-晶體管邏輯門電路，簡稱電路。
18、OC門： 集電極開路（漏極開路）與非門門電路。
19、三態(tài)門: 三態(tài)輸出門簡稱三態(tài)門，三態(tài)指其輸出既可以是一般二值邏輯電路，即正常的高電平（邏輯1）或低電平（邏輯0），又可以保持特有的高阻抗?fàn)顟B(tài)。高阻態(tài)相當(dāng)于隔斷狀態(tài)（電阻很大，相當(dāng)于開路）。
20、扇出系數(shù)：與非門輸出端連接同類門最多個(gè)數(shù)。反映與非門的帶負(fù)載能力。
21、組合邏輯電路: 如果一個(gè)邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出僅僅取決于該時(shí)刻各輸入取值的組合，而與過去的輸入取值無關(guān)，則稱該電路為組合邏輯電路。
22、競爭-冒險(xiǎn)現(xiàn)象:
①競爭現(xiàn)象：輸入信號(hào)經(jīng)過不同路徑到達(dá)輸出端的時(shí)間有先后的現(xiàn)象。
②險(xiǎn)象現(xiàn)象：電路中競爭現(xiàn)象的存在，使得輸入信號(hào)的變化可能引起輸出信號(hào)出現(xiàn)非預(yù)期的錯(cuò)誤輸出，這就是險(xiǎn)象現(xiàn)象。
編碼器是將信號(hào)（如比特流）或數(shù)據(jù)進(jìn)行編制、轉(zhuǎn)換為可用以通訊、傳輸和存儲(chǔ)的信號(hào)形式的設(shè)備。
24、譯碼器：
譯碼器是一類多輸入多輸出組合邏輯電路器件，其可以分為:變量譯碼和顯示譯碼兩類。 變量譯碼器一般是一種較少輸入變?yōu)檩^多輸出的器件；顯示譯碼器用來將二進(jìn)制數(shù)轉(zhuǎn)換成對(duì)應(yīng)的七段碼。
數(shù)據(jù)選擇器是根據(jù)給定的輸入地址代碼，從一組輸入信號(hào)中選出指定的一個(gè)送至輸出端的組合邏輯電路。
26、觸發(fā)器：觸發(fā)器是異種具有記憶功能的存儲(chǔ)器件。
27、雙穩(wěn)態(tài)觸發(fā)器：具有兩個(gè)穩(wěn)定狀態(tài)的觸發(fā)器。
28、基本RS觸發(fā)器：復(fù)位-置位觸發(fā)器，或者置0或1觸發(fā)器。
29、JK觸發(fā)器：JK觸發(fā)器是數(shù)字電路觸發(fā)器中的一種基本電路單元。JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)功能，在各類集成觸發(fā)器中，JK觸發(fā)器的功能最為齊全。在實(shí)際應(yīng)用中，它不僅有很強(qiáng)的通用性，而且能靈活地轉(zhuǎn)換其他類型的觸發(fā)器。由JK觸發(fā)器可以構(gòu)成D觸發(fā)器和T觸發(fā)器。
30、時(shí)序邏輯電路：如果一個(gè)數(shù)字電路在任何時(shí)刻的穩(wěn)定輸出不僅取決于該時(shí)刻的輸入，而且與過去的輸入相關(guān)，則稱為時(shí)序邏輯電路。
1、采用余3碼進(jìn)行加法運(yùn)算時(shí)，應(yīng)如何對(duì)運(yùn)算結(jié)果進(jìn)行修正？為什么？
若無進(jìn)位，則和數(shù)減3；若有進(jìn)位，則和數(shù)加3。為了解決四位二進(jìn)制運(yùn)算高位產(chǎn)生的進(jìn)位與一位十進(jìn)制運(yùn)算的進(jìn)位之間的差值。
2、邏輯代數(shù)中的變量與函數(shù)和普通代數(shù)中的變量與函數(shù)有何區(qū)別？
①普通代數(shù)中變量取值可為任意數(shù)，邏輯代數(shù)變量取值只能為0和1，且其中0和1無大小、正負(fù)之分。
②邏輯函數(shù)取值也只有0和1，邏輯函數(shù)和邏輯變量之間的關(guān)系是由或、與、非3種基本運(yùn)算決定。
3、什么是最小項(xiàng)？什么是最大項(xiàng)？最小項(xiàng)和最大項(xiàng)各有哪些性質(zhì)？
最小項(xiàng)：如果一個(gè)具有n個(gè)變量的函數(shù)的與項(xiàng)包含全部n個(gè)變量，每個(gè)變量都以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次，則該與項(xiàng)被稱為最小項(xiàng)。
性質(zhì)：
①任意一個(gè)最小項(xiàng)，其相應(yīng)變量有且僅有一種取值使該最小項(xiàng)的值為1。
②相同變量構(gòu)成的兩個(gè)不同最小項(xiàng)“與”為0。
③由n個(gè)變量構(gòu)成的全部最小項(xiàng)“或”為1。
④一個(gè)由n個(gè)變量構(gòu)成的最小項(xiàng)有n個(gè)相鄰的最小項(xiàng)。
最大項(xiàng)：如果一個(gè)具有n個(gè)變量的函數(shù)的或項(xiàng)包含全部n個(gè)變量，每個(gè)變量都以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次，則該或項(xiàng)被稱為最大項(xiàng)。
性質(zhì)：
①任意一個(gè)最大項(xiàng)，其相應(yīng)變量有且僅有一種取值使該最大項(xiàng)的值為0。
②相同變量構(gòu)成的兩個(gè)不同最大項(xiàng)“或”為0。
③由n個(gè)變量構(gòu)成的全部最大項(xiàng)“與”為0。
④一個(gè)由n個(gè)變量構(gòu)成的最大項(xiàng)有n個(gè)相鄰的最大項(xiàng)。
4、用卡諾圖化簡邏輯函數(shù)時(shí)，應(yīng)如何畫卡諾圈才能求得一個(gè)邏輯函數(shù)的最簡與—或表達(dá)式？
①在覆蓋所有一方格的前提下，卡諾圈的個(gè)數(shù)應(yīng)達(dá)到最少
②在滿足合并規(guī)律的前提下，每個(gè)卡諾圈的大小應(yīng)達(dá)到最大
③根據(jù)合并的需要，每個(gè)方格可以被一個(gè)或多個(gè)卡諾圈包圍
5、根據(jù)所采用的半導(dǎo)體器件的不同，集成電路可分為哪兩大類？各自的主要優(yōu)缺點(diǎn)是什么？
雙極型集成電路：采用雙極型半導(dǎo)體器件作為元件.主要特點(diǎn)是速度快、負(fù)載能力強(qiáng)，但功耗較大、集成度較低。
單極型集成電路：指MOS集成電路，采用金屬-氧化物半導(dǎo)體場效應(yīng)管作為元件.MOS型集成電路的特點(diǎn)是結(jié)構(gòu)簡單、制造方便、集成度高、功耗低，但速度較慢。
6、MOS管開關(guān)有哪些特點(diǎn)？
①輸入阻抗極高
②輸出阻抗，截止時(shí)極高，導(dǎo)通時(shí)較低
③極間電容影響大
④襯底要有正確的連接。
7、晶體三極管有哪幾種工作狀態(tài)？在數(shù)字系統(tǒng)中一般工作在什么狀態(tài)下？
答：截止?fàn)顟B(tài)、放大狀態(tài)、飽和狀態(tài)。飽和狀態(tài)和截止?fàn)顟B(tài)
8、TTL與非門有哪些主要性能參數(shù)？什么是開門電平？什么是關(guān)門電平？
答：
TTL與非門的主要外部特性參數(shù)有輸出邏輯電平、開門電平、關(guān)門電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時(shí)延、輸入短路電流和空載功耗等8項(xiàng)。
開門電平:當(dāng)電路輸入端接額定負(fù)載時(shí),使電路輸出端處于低電位上限所允許的最低輸入電位.
關(guān)門電平:使電路輸出端處于高電位下限所允許的最高輸入電位.
實(shí)際電路中從信號(hào)輸入到穩(wěn)定輸出需要一定時(shí)間，從輸入到輸出的過程中不同道路上門的個(gè)數(shù)不同，或者門電路平均延遲有差異都會(huì)導(dǎo)致信號(hào)從輸入經(jīng)不同道路傳送到輸出級(jí)的時(shí)間不同，這樣可能會(huì)使邏輯電路產(chǎn)生錯(cuò)誤輸出。
靜態(tài)險(xiǎn)象：輸入信號(hào)的改變只引起一個(gè)錯(cuò)誤信號(hào)脈沖
動(dòng)態(tài)險(xiǎn)象：輸入信號(hào)的改變引起多個(gè)錯(cuò)誤信號(hào)脈沖
功能險(xiǎn)象：多個(gè)輸入信號(hào)變化不同步產(chǎn)生的錯(cuò)誤信號(hào)
輸出信號(hào)毛刺為負(fù)向脈沖的為0型險(xiǎn)象，通常在與或、與非、與或非型電路中出現(xiàn)；輸出信號(hào)為正向脈沖的為1型險(xiǎn)象，通常在或與、或非型電路中出現(xiàn)。
接入濾波電容、引入脈沖、修改邏輯設(shè)計(jì)。
10、簡述組合邏輯電路的設(shè)計(jì)步驟。
①仔細(xì)分析設(shè)計(jì)要求,確定輸入、輸出變量.
②對(duì)輸入和輸出變量賦予0、1值,并根據(jù)輸入輸出之間的因果關(guān)系,列出輸入輸出對(duì)應(yīng)關(guān)系表,即真值表.
③根據(jù)真值表填卡諾圖,寫輸出邏輯函數(shù)表達(dá)式的適當(dāng)形式.
④畫出邏輯電路圖.
11、簡述組合邏輯電路的分析步驟。
①根據(jù)給定的邏輯圖,從輸入到輸出逐級(jí)寫出邏輯函數(shù)式；
②用公式法或卡諾圖發(fā)化簡邏輯函數(shù)；
③由已化簡的輸出函數(shù)表達(dá)式列出真值表；
④從邏輯表達(dá)式或從真值表概括出組合電路的邏輯功能.
12、觸發(fā)器的邏輯功能通常采用哪些方式進(jìn)行描述？
功能表、狀態(tài)表、狀態(tài)圖、次態(tài)方程和激勵(lì)表。
13、觸發(fā)器有哪些基本性質(zhì)？常見的觸發(fā)器有哪些種類？各自又有什么樣的特點(diǎn)呢？
性質(zhì)：（1）觸發(fā)器有兩個(gè)穩(wěn)定的工作狀態(tài)，一個(gè)是“1”態(tài)，即輸出端Q=1， =0,另一個(gè)是“0”態(tài)，即輸出端Q=0，=1，在沒有外界信號(hào)作用時(shí)，觸發(fā)器維持原有的穩(wěn)定狀態(tài)不變；（2）兩個(gè)穩(wěn)定的工作狀態(tài)相互轉(zhuǎn)變在外界信號(hào)的作用下，觸發(fā)器可以從一個(gè)穩(wěn)定的狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定的狀態(tài)，所謂“穩(wěn)定”的狀態(tài)，是指沒有外界信號(hào)作用時(shí)，觸發(fā)器電路中的電流和電壓均維持恒定數(shù)值。
常見觸發(fā)器：（1）基本RS觸發(fā)器：（2）JK觸發(fā)器：（3）D觸發(fā)器：
14、時(shí)序邏輯電路的分析步驟有哪些呢？
(1) 根據(jù)邏輯電路寫出各個(gè)觸發(fā)器的驅(qū)動(dòng)方程，即寫出每個(gè)觸發(fā)器輸入端的邏輯函數(shù)表達(dá)式。
(2) 根據(jù)所給觸發(fā)器，將得到的驅(qū)動(dòng)方程代入觸發(fā)器特性方程，得到時(shí)鐘脈沖作用下的狀態(tài)方程。
(3) 從邏輯電路中寫出輸出端的邏輯函數(shù)表達(dá)式。
(4) 將任何一組輸入變量的取值及電路的初始狀態(tài)，代入狀態(tài)轉(zhuǎn)移方程中和輸出函數(shù)表達(dá)式中，得到時(shí)鐘信號(hào)作用下的存儲(chǔ)電路的次態(tài)邏輯值；再以得到的次態(tài)邏輯值為初始狀態(tài)，和此時(shí)的輸入變量的取值，再次代入狀態(tài)轉(zhuǎn)移方程中和輸出函數(shù)表達(dá)式中，又得到新的次態(tài)邏輯值以及電路的輸出值,如此循環(huán)代入邏輯值，直到所有輸入變量的取值和所有邏輯狀態(tài)值全部代入。將存儲(chǔ)電路的狀態(tài)轉(zhuǎn)換以及電路的輸出用表格的形式來描述它們之間的關(guān)系，稱為狀態(tài)轉(zhuǎn)移表。將存儲(chǔ)電路狀態(tài)之間的轉(zhuǎn)換關(guān)系用圖形的方式來描述，就是狀態(tài)轉(zhuǎn)換圖。
(5) 檢查狀態(tài)轉(zhuǎn)換圖(狀態(tài)轉(zhuǎn)移表)，如果在時(shí)鐘信號(hào)和輸入信號(hào)的作用下，各個(gè)狀態(tài)之間能夠建立聯(lián)系，則說明該時(shí)序邏輯電路能夠自啟動(dòng)，否則不能自啟動(dòng)。
(6) 根據(jù)狀態(tài)轉(zhuǎn)換表（圖）來畫觸發(fā)器和輸出端的時(shí)序圖（即電壓工作波形圖）。
(7) 邏輯功能概述。
15、組合邏輯電路和時(shí)序邏輯電路有何不同？
時(shí)序邏輯電路包含記憶單元，輸出不僅與輸入有關(guān)，而且與之前的狀態(tài)有關(guān)，
組合邏輯電路不包含記憶單元，輸出與輸入有關(guān)，與之前的狀態(tài)無關(guān)。

電路分析題（10個(gè)）

1、設(shè)計(jì)一個(gè)4人表決電路，每人一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈L表示，多數(shù)人同意時(shí)指示燈亮，否則L不亮。
解：令A(yù)BCD為輸入變量，同意為1，不同意為0，Y為輸出邏輯函數(shù)，1為同意，0為不同意，列出真值表。
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Y
0
0
0
0
0
0
0
1
0
0
0
1
0
1
1
1
得出邏輯表達(dá)式：
化簡邏輯表達(dá)式：
畫出邏輯電路圖：
2、設(shè)計(jì)一個(gè)將余3碼變換成8421BCD碼的組合邏輯電路。
減去一個(gè)數(shù)等于加上這個(gè)數(shù)的補(bǔ)碼，而補(bǔ)碼等于原碼的反碼加一，
3為正數(shù)，補(bǔ)碼為0011，則利用飼喂集成加法器74LS283實(shí)現(xiàn)將余
3碼轉(zhuǎn)換為8421BCD碼的邏輯電路如圖所示：

3、設(shè)計(jì)一個(gè)能接受5位二進(jìn)制的組合電路，當(dāng)它們能被6或者7整除時(shí)便發(fā)出信號(hào)。


4、設(shè)計(jì)一個(gè)4人搶答邏輯電路，具體要求如下：
(1) 每個(gè)參賽者控制一個(gè)按鈕，按動(dòng)按鈕發(fā)出搶答信號(hào)。
(2) 競賽主持人另有一個(gè)按鈕，用于將電路復(fù)位。
(3) 競賽開始后，先按動(dòng)按鈕者將對(duì)應(yīng)的一個(gè)發(fā)光二極管(LED)點(diǎn)亮，此后其他3人再按動(dòng)按鈕對(duì)電路不起作用。

答：

解：分析可知，若這兩個(gè)二進(jìn)制數(shù)相等，則 同時(shí)為0或者同時(shí)為1兩種可能，因此邏輯表達(dá)式為：
化簡后為：
從而，邏輯電路圖如下所示：
6、試用74LS138型3-8線譯碼器組成的芯片描繪下列函數(shù)的月                                                                 邏輯功能：
(1)
(2)
7、描述下列電路的邏輯功能：
8、用4路數(shù)據(jù)選擇器74LS153芯片實(shí)現(xiàn)4變量邏輯函 的功能。
答：選用變量C和D作為選擇控制變量，則可對(duì)給定邏輯數(shù)作如下變換:
根據(jù)變換后的邏輯表達(dá)式，即可確定各數(shù)據(jù)輸入 分別為
           
相應(yīng)邏輯電路圖如下所示
(1) 寫出電路激勵(lì)方程、狀態(tài)方程、輸出方程
(2) 畫出電路的有效狀態(tài)圖
(3) 當(dāng)X=1時(shí)，該電路具有什么邏輯功能
解：
（1）
（2）
（3）當(dāng)X=1時(shí)，該電路為三進(jìn)制計(jì)數(shù)器

答：因74LS42無選通輸入，當(dāng)不使用Y8、Y9作為輸出端時(shí)，輸入高位A3可兼做使能端用，這樣4/10譯碼器3/8譯碼器。





歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1