通用的高速信號PCB設計處理原則有：

（1）層面的選擇：處理高速信號優(yōu)先選擇兩邊是GND的層面處理

（2）處理時要優(yōu)先考慮高速信號的總長

（3）高速信號Via數(shù)量的限制：高速信號允許換一次層，換層時加GND VIA如圖

（4）如果高速信號在連接器有一端信號沒有與GND 相鄰PIN時，設計時應加GND VIA 如下圖：

（5）高速信號在連接器內的走線要求：在連接器內走線要中心出線。

（6）高速信號應設置不耦合長度及本對信號的長度誤差，在做長度誤差時須考慮是否要加PIN DELAY

（7）高速信號處理時盡量收發(fā)走在不同層，如果空間有限，需收發(fā)同層時，應加大收發(fā)信號的距離

（8）高速信號離12V 要有180 MIL的間距要求，距離時鐘信號65mil間距