標題: 加法計算器設計(Verilog HDL語言程序) [打印本頁]

作者: 用戶2111156    時間: 2017-2-22 10:21
標題: 加法計算器設計(Verilog HDL語言程序)

設計一個無符號十進制硬件加法器,使用Create-SOPC2000實驗平臺的KEY鍵或者撥碼開關作為輸入和控制信號輸入通道,數(shù)碼管顯示輸出信號。例如:首先輸入加數(shù)“10011000”(數(shù)碼管顯示98),然后輸入被加數(shù)“01110001”(數(shù)碼管顯示71),最后按操作鍵在數(shù)碼管上顯和169。此時8個數(shù)碼管應從左到右顯示:9871-169。系統(tǒng)中不允許調(diào)用系統(tǒng)提供的參數(shù)可調(diào)加法器。






歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1