標題: 電源完整性設計詳解(共26頁pdf下載) [打印本頁]

作者: nal3331    時間: 2017-7-12 08:45
標題: 電源完整性設計詳解(共26頁pdf下載)
設計電源時的注意事項,大家可以看看,學習學習

目  錄

1  為什么要重視電源噪聲問題?.................................................................... - 1 -
2  電源系統(tǒng)噪聲余量分析................................................................................ - 1 -
3  電源噪聲是如何產(chǎn)生的?............................................................................ - 2 -
4  電容退耦的兩種解釋.................................................................................... - 3 -
4.1  從儲能的角度來說明電容退耦原理。.............................................. - 3 -
4.2  從阻抗的角度來理解退耦原理。...................................................... - 4 -
5  實際電容的特性............................................................................................ - 5 -
6  電容的安裝諧振頻率.................................................................................... - 8 -
7  局部去耦設計方法...................................................................................... - 10 -
8  電源系統(tǒng)的角度進行去耦設計.................................................................. - 12 -
8.1  著名的 Target Impedance(目標阻抗).......................................... - 12 -
8.2  需要多大的電容量............................................................................ - 13 -
8.3  相同容值電容的并聯(lián)........................................................................ - 15 -
8.4  不同容值電容的并聯(lián)與反諧振(Anti-Resonance)...................... - 16 -
8.5 ESR對反諧振(Anti-Resonance)的影響...................................... - 17 -
8.6  怎樣合理選擇電容組合.................................................................... - 18 -
8.7  電容的去耦半徑................................................................................ - 20 -
8.8  電容的安裝方法................................................................................ - 21 -
9  結束語.......................................................................................................... - 24 -
電源完整性設計詳解

1、為什么要重視電源噪聲問題?
芯片內(nèi)部有成千上萬個晶體管,這些晶體管組成內(nèi)部的門電路、組合邏輯、寄存器、計
數(shù)器、延遲線、狀態(tài)機、以及其他邏輯功能。隨著芯片的集成度越來越高,內(nèi)部晶體管數(shù)量
越來越大。芯片的外部引腳數(shù)量有限,為每一個晶體管提供單獨的供電引腳是不現(xiàn)實的。芯
片的外部電源引腳提供給內(nèi)部晶體管一個公共的供電節(jié)點, 因此內(nèi)部晶體管狀態(tài)的轉換必然
引起電源噪聲在芯片內(nèi)部的傳遞。
對內(nèi)部各個晶體管的操作通常由內(nèi)核時鐘或片內(nèi)外設時鐘同步, 但是由于內(nèi)部延時的差
別,各個晶體管的狀態(tài)轉換不可能是嚴格同步的,當某些晶體管已經(jīng)完成了狀態(tài)轉換,另一
些晶體管可能仍處于轉換過程中。 芯片內(nèi)部處于高電平的門電路會把電源噪聲傳遞到其他門
電路的輸入部分。如果接受電源噪聲的門電路此時處于電平轉換的不定態(tài)區(qū)域,那么電源噪
聲可能會被放大,并在門電路的輸出端產(chǎn)生矩形脈沖干擾,進而引起電路的邏輯錯誤。芯片
外部電源引腳處的噪聲通過內(nèi)部門電路的傳播,還可能會觸發(fā)內(nèi)部寄存器產(chǎn)生狀態(tài)轉換。
除了對芯片本身工作狀態(tài)產(chǎn)生影響外,電源噪聲還會對其他部分產(chǎn)生影響。比如電源噪




完整的pdf格式文檔51黑下載地址(共26頁):
電源完整性設計詳解.rar (255.38 KB, 下載次數(shù): 86)




作者: qiaoyang123    時間: 2020-6-3 16:32
好東西  多謝分享





歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1