標(biāo)題: 利用VHDL語言實(shí)現(xiàn)的多種波形信號(hào) [打印本頁]
作者: luzhichao    時(shí)間: 2017-9-14 17:49
標(biāo)題: 利用VHDL語言實(shí)現(xiàn)的多種波形信號(hào)
利用FPGA實(shí)現(xiàn)信號(hào)發(fā)生器

第一次發(fā)帖，請(qǐng)多多關(guān)照。

VHDL 的英文全名是VHSIC Hardware Description Language(VHSIC硬件描述語言)。VHSIC是Very High Speed Integrated Circuit的縮寫，是20世紀(jì)80年代在美國(guó)國(guó)防部的資助下始創(chuàng)的，并最終導(dǎo)致了VHDL語言的出現(xiàn)。1987 年底，VHDL被 IEEE 和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分，及端口）和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。


全部資料下載地址：
利用VHDL語言實(shí)現(xiàn)的多種波形信號(hào).zip (3.67 MB, 下載次數(shù): 24)







歡迎光臨 (http://www.torrancerestoration.com/bbs/) Powered by Discuz! X3.1