用VHDL語言編寫CPL程序，編譯時出現(xiàn)下述錯誤，請高手指導一下，該如何修改，不勝感激

查看數(shù): 2066 | 評論數(shù): 1 | 收藏 0

關(guān)燈 | 提示：支持鍵盤翻頁<-左右->

發(fā)布時間: 2017-11-26 11:01

回復

ID:1122292 發(fā)表于 2024-6-1 09:08

源碼文件名和所命名的工程頂層名不一致哦

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術(shù)交流QQ群281945664

帳號		自動登錄	找回密碼
密碼			立即注冊