verilog語句中，像數(shù)據(jù)類型的定義可以在模塊的任何地方（我說的在塊外面）嗎？ 比如wire,reg等。
module xxx(x,x,x);
always @(....) begin
end
reg xx; <------------------------------------------------------
wire xx;<------------------------------------------------------
always @(....) begin
end
|
