在Verilog中，假如有一個模塊是LED燈
module LED(clk,rst,out);
input clk,rst;
output reg out;
always @(posedge clk or negedge rst)
if(!rst) out<=1'b1; //off led
else out<=1'b0; //on led
endmodule
1：我現(xiàn)在想在其他文件里調(diào)用這么模塊該怎么寫了？
2：quartus II 的工程名，文件名，模塊名有什么關系，有人說模塊名和文件名必須一樣。但如果一個文件里有多個模塊了，那名字該怎么取了？
|
