FPGA問題:verilog語言怎么實現(xiàn)四位數(shù)碼管顯示

電梯直達

樓主

ID:243193 發(fā)表于 2017-12-25 09:04 | 只看該作者回帖獎勵

在verilog語言中，假如要實現(xiàn)四位數(shù)碼管顯示，該怎么實現(xiàn)了。比如data=20'd1995;
這個數(shù)怎么顯示在數(shù)碼管上。我所要問的重點是如何把這1995這四個數(shù)都分離出來，
不要求余的方法，采用其他方法。
望各位教教小弟~~~~

分享到: QQ好友和群 QQ空間 騰訊微博 騰訊朋友

回復

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術交流QQ群281945664

帳號		自動登錄	找回密碼
密碼			立即注冊