|
目錄 1選題背景 1.1指導(dǎo)思想 1.2設(shè)計(jì)任務(wù) 2方案論證 2．1可選方案 2.2方案特點(diǎn) 3設(shè)計(jì)過程 3.1 DDS的基本原理 3.2基本參數(shù)確定 3.3器件選擇 4各單元電路及其原理 4.1頻率控制字產(chǎn)生電路 4.2相位累加器及鎖存器 4.3正弦函數(shù)表 4.4D/A轉(zhuǎn)換器 4.5低通濾波電路 4.6時(shí)鐘脈沖產(chǎn)生電路 4.7消抖電路 5結(jié)果分析 6存在的問題及改進(jìn)意見 7總結(jié) 參考文獻(xiàn) 附錄Ⅰ 附錄Ⅱ 附錄Ⅲ 1選題背景在現(xiàn)代雷達(dá)、通信、宇航、儀表、電視廣播，遙控遙測和電子對抗等系統(tǒng)中，一個(gè)能在一定頻率范圍內(nèi)提供一系列高準(zhǔn)確度和高穩(wěn)定度的信號頻率源有著廣泛的應(yīng)用價(jià)值，同時(shí)也是眾多應(yīng)用電子系統(tǒng)實(shí)現(xiàn)高性能的關(guān)鍵因素之一。隨著應(yīng)用頻率和精度要求的不斷提高，傳統(tǒng)的晶體振蕩器直接輸出頻率不能滿足要求。因此，大量的頻率合成（FS,Frequency Synthesis）技術(shù)得以廣泛應(yīng)用。頻率合成通過對一個(gè)或多個(gè)高穩(wěn)定度和精準(zhǔn)度的參考頻率源進(jìn)行加、減、乘、除運(yùn)算得到所需的頻率。 頻率合成（FS）的方法很多，按其工作模式可以分為：模擬合成和數(shù)字合成兩種；按其實(shí)現(xiàn)的手段可以大致分為：直接合成和鎖相相環(huán)合成兩種。目前應(yīng)用較多的頻率合成方式主要有：直接模擬合成，鎖相環(huán)合成（PLI,phase Locked Loop）和直接數(shù)字合成（DDS Digital Direct Synthesis）。而直接數(shù)字頻率合成（DDS）則是上個(gè)世紀(jì)70年代，由美國學(xué)者J.Tiercy,M.Rader和B.Gold等人在撰寫“A Digital Frequency Synthesizer”一文中首次提出的以全新數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理。他將先進(jìn)的數(shù)字信號處理理論和方法引入到頻率合成領(lǐng)域中，從而有效解決許多模擬合成技術(shù)無法解決的問題。 限于當(dāng)時(shí)的技術(shù)和期間水平，它的性能指標(biāo)尚不能與已有的技術(shù)相比，故未受到重視。但由于DDS頻率轉(zhuǎn)換速度快，頻率分辨率高，以及在頻率轉(zhuǎn)換時(shí)可保持相位的連續(xù)，易于實(shí)現(xiàn)多種調(diào)制功能，全數(shù)字化，可編程，易于微處理器控制，易于單片集成，體積小，價(jià)格低，功耗小，生產(chǎn)一致性好，因此，近30年來，隨著超大規(guī)模集成（Very Large Scale Integration,簡稱：VLSI）、復(fù)雜可編程邏輯器件（Complex Programmable Logic Device,簡稱：CPLD）、現(xiàn)場可編程門陣列（Field Programmable Gate Array，簡稱：FPGA）等技術(shù)的出現(xiàn)以及對DDS理論的進(jìn)一步探討，使得DDS得到了飛速的發(fā)展。廣泛應(yīng)用于電子測量、調(diào)頻通信、電子對抗等領(lǐng)域。近年來，已有DDS技術(shù)的波形發(fā)生器陸續(xù)被研制、生產(chǎn)和投入應(yīng)用，可以說直接數(shù)字頻率合成的興起也標(biāo)志著第三代頻率合成技術(shù)的形成。 1.1指導(dǎo)思想本課題是需要設(shè)計(jì)一個(gè)DDS信號源發(fā)生器，通過對電路的調(diào)節(jié)使其的頻率在可控的范圍之內(nèi)按照規(guī)定的步進(jìn)進(jìn)行調(diào)節(jié)來實(shí)現(xiàn)課程設(shè)計(jì)的要求。 1.2設(shè)計(jì)任務(wù)設(shè)計(jì)一個(gè)簡單的DDS正弦波信號發(fā)生器，有頻率增（UP）和頻率減（DOWN）兩個(gè)鍵，按UP時(shí)頻率步進(jìn)增加，按DOWN時(shí)頻率步進(jìn)減小。具體要求如下： 輸出信號的頻率范圍為100Hz~1500Hz，步進(jìn)為100Hz。 要求輸出信號無明顯失真。 發(fā)揮部分： 擴(kuò)大輸出信號的頻率范圍為25Hz~1575Hz，步進(jìn)為25Hz。 參考元器件：74LS283、74HC574、AT28C16、DAC0832/AD7520、NE5532/TL082。 提示：本題也可以基于 EDA 技術(shù)設(shè)計(jì)。 2方案論證2．1可選方案方案一：使用FPGA技術(shù)實(shí)現(xiàn)DDS信號源的設(shè)計(jì)，通過對可編程芯片進(jìn)行編程來實(shí)現(xiàn)相位累加器的制作，通過相位累加器的輸出對ROM函數(shù)表進(jìn)行訪問，讀出數(shù)字量，這些數(shù)字量經(jīng)過D/A轉(zhuǎn)換器后輸出模擬量，這些模擬量經(jīng)低通濾波器濾波后輸出所需的正弦波。 方案二：用單片機(jī)來控制和實(shí)現(xiàn)DDS信號源的設(shè)計(jì)，用單片機(jī)和外圍開關(guān)電路作頻率控制字和相位累加器，并用單片機(jī)的輸出對ROM進(jìn)行訪問，而讀出ROM的正弦函數(shù)表中的數(shù)據(jù)，在將ROM中讀出的數(shù)據(jù)進(jìn)行D/A轉(zhuǎn)換，輸出模擬量，模擬量通過低通濾波器濾波后輸出隨需的正弦波。 方案三：多諧振蕩器電路產(chǎn)生脈沖信號，通過不同頻率的相位累加器來查函數(shù)表ROM 來實(shí)現(xiàn)函數(shù)的輸出，相位累加器是以頻率控制字的大小為基準(zhǔn)進(jìn)行累加，再由相位累加器的輸出對函數(shù)表ROM進(jìn)行查表，查表所得的結(jié)果將輸出送到D/A轉(zhuǎn)換器，經(jīng)D/A 轉(zhuǎn)換器輸出梯形波形，之后經(jīng)過低通濾波器進(jìn)行濾波則可得到所需頻率的正弦信號波。 2.2方案特點(diǎn)方案一實(shí)現(xiàn)起來比較容易可以很大程度上減少芯片的使用數(shù)目，但是采用FPGA技術(shù)我們對此還不是很了解，在實(shí)踐和應(yīng)用方面可能會(huì)造成許多的麻煩和錯(cuò)誤。 方案二采用89C51單片機(jī)為核心實(shí)現(xiàn)，單片機(jī)處理速度使DDS的頻率范圍非常有限，加上單片機(jī)本身端口較少，對于一個(gè)外部頻率選擇鍵盤輸入、ROM地址查表輸出以及LED數(shù)碼管顯示的系統(tǒng)來說，端口資源變得非常緊張。而且我們現(xiàn)在也才剛開始學(xué)習(xí)單片機(jī)對單片機(jī)的一些基本知識了解的不夠。 方案三采用可逆計(jì)數(shù)器、加法器、鎖存器、累加器等傳統(tǒng)的硬件電路組合來實(shí)現(xiàn)，可以鍛煉我們對數(shù)模電知識的掌握能力，學(xué)以致用。但是其可靠性差、靈活性小、、線路復(fù)雜容易出錯(cuò)、結(jié)果精確度也不高。 考慮到這次課程設(shè)計(jì)是對數(shù)模電知識及實(shí)際動(dòng)手能力結(jié)合的一次考驗(yàn)和檢測，與此同時(shí)理論知識準(zhǔn)備和實(shí)物的上交時(shí)間相對比較長，題目要求相對簡單，并且在課設(shè)之前我們還學(xué)習(xí)了一些焊接的相關(guān)知識實(shí)踐練習(xí)怎樣元器件焊接一個(gè)實(shí)物。對于硬件電路組合相對比較熟悉，所以選擇方案三。 3設(shè)計(jì)過程3.1 DDS的基本原理DDS的基本原理采用74HC193可逆加減計(jì)數(shù)器，用它的輸出結(jié)果作為加法器74HC283的一路加法項(xiàng)，將74HC283的輸出結(jié)果送到寄存器74HC574，再把74HC574的輸出結(jié)果一路送到加法器的另一路加法項(xiàng)，與74HC283組成相位累加器，一路送到ROM的地址單元對ROM函數(shù)表進(jìn)行訪問，讀出ROM表中的函數(shù)值，將函數(shù)值送到DA0832進(jìn)行D/A轉(zhuǎn)換，是數(shù)字信號轉(zhuǎn)換模擬信號，最后經(jīng)過有TL082和電阻電容組成的低通濾波輸出正弦波。 74HC193是輸出作為頻率控制字模塊。兩片74HC283和一片74HC574組成的部分作為相位累加器，構(gòu)成相位累加器的模塊。ROM則是存儲正弦函數(shù)，構(gòu)成ROM函數(shù)表模塊。DAC0832則是D/A轉(zhuǎn)換，而構(gòu)成D/A轉(zhuǎn)換模塊。TL082和相關(guān)的電阻電容作為低通濾波器對輸出進(jìn)行濾波，而構(gòu)成濾波模塊，其總體設(shè)計(jì)原理方框圖如下圖3-1所示 
圖3-1 DDS 信號源原理框圖 圖中相位累加器可在每一個(gè)時(shí)鐘周期來臨時(shí)將頻率控制字所決定的相位增量M累加一次，如果記數(shù)大于，則自動(dòng)溢出，而只保留后面的N位數(shù)字于累加器中。正弦查詢表ROM用于實(shí)現(xiàn)從相位累加器輸出的相位值到正弦幅度值的轉(zhuǎn)換，然后送到DAC中將正弦幅度值的數(shù)字量轉(zhuǎn)變?yōu)槟M量，最后通過濾波器輸出一個(gè)很純凈的正弦波信號。 由于相位累加器是N比特的模2加法器，正弦查詢表ROM中存儲一個(gè)周期的正弦波幅度量化數(shù)據(jù)，所以頻率控制字M取最小值1時(shí)，每個(gè)2n時(shí)鐘周期輸出一個(gè)周期的正弦波。所以此時(shí)有： f0=fc/2n （3-1） 式中f0為輸出信號的頻率，fc為時(shí)鐘頻率，n為累加器的位數(shù)。 更一般的情況，頻率控制字是m時(shí)，每2n /m個(gè)時(shí)鐘周期輸出一個(gè)周期的正弦波。所以此時(shí)有： f0=(m×fc)/ 2n （3-2） 式中f0為輸出信號的頻率，fc為時(shí)鐘頻率，n為累加器的位數(shù)，m為頻率控制字。這個(gè)是DDS系統(tǒng)最基本的公式之一。由此可以得出輸出信號的最小頻率（分辨率）為： f0min= fc/ 2n （3-3） 輸出信號的最大頻率為： f0max=（Mmax×fc）/2n （3-4） DAC 每信號周期輸出的最少點(diǎn)數(shù)為： K= 2n / Mmax （3-5） 當(dāng) N 比較大時(shí)，對于很大范圍內(nèi)的 M 值，DDS系統(tǒng)都可以在一個(gè)周期內(nèi)輸出足夠的點(diǎn)，保證輸出波形失真很小。 3.2基本參數(shù)確定 本次課程設(shè)計(jì)選用8位的相位寄存器，即N取8。則可以算出響應(yīng)的參數(shù)： Fc= f0min×2n=100HZ×2^8=25.6KHZ （3-6） 頻率控制字為從1~15。 3.3器件選擇1）需要產(chǎn)生15個(gè)不同的頻率控制字，則選用16可逆計(jì)數(shù)器74HC193 2）相位累加器采用加法器與寄存器結(jié)合的方式，選用市面常用的74HC283兩片級聯(lián)成八位加法器，寄存器選用8為寄存器74HC574。 3）存放正弦函數(shù)表采用可電擦除的E2PROM，本次選用AT28C64。 4）D/A轉(zhuǎn)化器采用市面常見的DAC0832。同時(shí)選用與DAC0832配合使用的運(yùn)算放大器TL082。 4各單元電路及其原理4.1頻率控制字產(chǎn)生電路圖4-1 計(jì)數(shù)器電路 如圖4-1，使用十六進(jìn)制可逆計(jì)數(shù)器74HC193產(chǎn)生0~15的頻率控制字，預(yù)置數(shù)的四個(gè)腳（15、1、10、9腳）統(tǒng)一置低電平（接地），預(yù)置數(shù)腳（11腳）接高電平，計(jì)數(shù)增和計(jì)數(shù)減（5腳和4腳）分別接兩個(gè)按鍵，復(fù)位端（14腳）接如圖復(fù)位電路，輸出端（3、2、6、7腳）接到下一級電路，進(jìn)位和借位端（12腳和13腳）不接。此電路可以通過按鍵來使輸出端產(chǎn)生想要的頻率關(guān)鍵字。 4.2相位累加器及鎖存器
圖4-2 相位累加電路 如圖4-2，此電路中的74HC283為四位二進(jìn)制超前進(jìn)位全加器，不能滿足設(shè)計(jì)要求，可以通過兩片組合成八位加法器，如圖把U2的進(jìn)位端輸出（9腳）接到U3的進(jìn)位輸入端（7腳）即可。U2的A輸入端接上級電路的四位輸出，U3的A輸入端接低電平。兩片分別四位輸出組合成八位輸出接到八位寄存器74HC574的輸入端，再從寄存器的八位輸出端反接回來到U2和U3的B輸入端，這樣就形成了相位累加的過其中可以通過寄存器74HC574的時(shí)鐘控制端（11腳）的頻率來控制累加的快慢。此時(shí)可以在寄存器的輸出端的各個(gè)管腳上測得不同頻率的方波。如圖4-3所示 
圖4-3 鎖存器第四位輸出波形 4.3正弦函數(shù)表
圖4-4 E2PRM ROM中存放的是正弦函數(shù)的數(shù)據(jù)表，由前面的相位累加器的輸出的一路送給了ROM，每一個(gè)脈沖對ROM進(jìn)行一次訪問，并完成一次輸出，其輸出為數(shù)字量，這些數(shù)字量的不同組成了正弦函數(shù)表，其函數(shù)表內(nèi)存放了256個(gè)正弦函數(shù)點(diǎn)，這些點(diǎn)是按照一個(gè)周期內(nèi)正弦波平分成256個(gè)角度計(jì)算得出。利用編碼器在存儲器芯片里燒制程序。所燒制的程序不同，產(chǎn)生的波形好壞有分，選取盡可能多的點(diǎn)采樣。輸出的波形就會(huì)越好。 查表法指的是將0到90度對應(yīng)的正弦值存儲到內(nèi)存中，當(dāng)輸入角度后，程序按照用戶輸入的角度查找表中相應(yīng)的正弦值。由于輸出頻率范圍100HZ~1500HZ，且進(jìn)步為100HZ，再由前面的相位累加器的位寬為8位，即A=8，所以應(yīng)該將一個(gè)周期的正弦波分解成28個(gè)點(diǎn)，即256。28C64存儲芯片中存放了256個(gè)點(diǎn)，28C64的輸出是8位的數(shù)字量，即原理框圖中的D=8，這8位數(shù)字表示的是ROM中存放的數(shù)據(jù)被訪問時(shí)的輸出大小，設(shè)D為離散正弦函數(shù)值，則這些點(diǎn)的計(jì)算步驟如下： D=Fsin（2Aπ/256）（其中F=255，A=1，2，3……，256） （4-1） 存放正弦函數(shù)表的器件選擇可電擦除的E2PROM,它為存儲容量: 64 KB。其接線如圖4-4。共十六位輸入，去其低八位作為相位尋址線，共給片內(nèi)寫入256個(gè)正弦函數(shù)點(diǎn)供氣查詢輸出。其他腳接低電平。如圖4-5，正弦函數(shù)表為： 
圖4-5正弦函數(shù)表 4.4D/A轉(zhuǎn)換器
圖4-6 D/A轉(zhuǎn)換電路 如圖4-6，，D/A轉(zhuǎn)換選擇的是通用的DAC0832，并采用其經(jīng)典接法與運(yùn)放相接，其中八位數(shù)字量輸入端接上級E2PROM的八位輸出，IOUT1和IOUT2接運(yùn)算放大器將電流量轉(zhuǎn)換成電壓量，最終從運(yùn)放的1腳輸出。D/A轉(zhuǎn)換器的作用是把合成的正弦數(shù)字量轉(zhuǎn)換成模擬量。正弦幅度S(n)經(jīng)過D/A轉(zhuǎn)換器后變?yōu)榘j(luò)為正弦波的階梯波S(t)。需要注意的是，器對D/A轉(zhuǎn)換器的分辨率有一定的要求，D/A轉(zhuǎn)換器的分辨率越高，合S(t)臺階數(shù)就越多，輸出的波形精確度就越高。最后可以測得正弦波。如圖4-7： 
圖4-7 波形 4.5低通濾波電路
圖4-8 濾波電路 低通濾波電路如圖4-8，因?yàn)檫\(yùn)放輸出的信號中含有許多噪聲信號，我們可以采用低通濾波器來濾除輸出信號中的高頻分量。對D/A轉(zhuǎn)換器輸出的階梯波S(t)進(jìn)行頻譜分析可知，S(t)中除了主頻f0外，還存在fc，2fc，兩邊的f0處的非諧波分量，幅值包括為辛格函數(shù)。因此必須在D/A轉(zhuǎn)換器的輸出端接頻率為fc/2的低通濾波器,即可取出主頻f0。 4.6時(shí)鐘脈沖產(chǎn)生電路NE555組成的多諧振蕩器電路產(chǎn)生一個(gè)時(shí)鐘信號如圖4-9所示： 
圖4-9 555時(shí)鐘脈沖電路 由555定時(shí)器和外接元件R5、R6和C構(gòu)成的多諧振蕩器，2腳與6腳直接相連，電路沒有穩(wěn)態(tài)，只有兩個(gè)暫穩(wěn)態(tài)，電路也不需要外加觸發(fā)信號，利用電源通過R5、R6向電容C充電，使電路產(chǎn)生震蕩，電容在1/3VCC和2/3VCC之間充電和放電，形成時(shí)鐘脈沖電路。 由于頻率要求在100HZ到1500HZ之間，而ROM函數(shù)表中放了256個(gè)正弦函數(shù)數(shù)據(jù)，故NE555和電阻電容組成的應(yīng)為頻率為25.6KHZ的脈沖電路，此脈沖電路給74HC574脈沖，來實(shí)現(xiàn)相位累加，而相位累加器中每次加的數(shù)字又計(jì)數(shù)器的輸出結(jié)果控制，故計(jì)數(shù)器的輸出結(jié)果不同，最后輸出的波形頻率也會(huì)不同，從而實(shí)現(xiàn)了頻率的控制則： 電路中給定C4用陶瓷電容102，C5用陶瓷電容103，需要的輸出方波的頻率為f=25.6KHZ,則： T=1/f=0.039×10-3s （4-2） 需要占空比為q=50%的方波，即R6=R5 C4=10×102pF=10-9F （4-3） T=T1+T2=（R5+2R6）Cln2=0.039×10-3 （4-4） 可以推得： R5=R6=（0.039×10-3）/（3×10-9×0.69）=18.8KΩ （4-5） 4.7消抖電路
圖4-10 按鍵消抖電路 由于按鍵存在機(jī)械抖動(dòng)，導(dǎo)致電平出現(xiàn)抖動(dòng)從而使計(jì)數(shù)器的計(jì)數(shù)出現(xiàn)抖動(dòng)跳變，多以需要對按鍵加上消抖電路。電阻R3、R4以及C1、C2來形成消抖的基本電路，電阻的阻值確定在幾百歐就可以。 5結(jié)果分析在Proteus中的仿真結(jié)果如圖5-1所示 
圖5-1 仿真結(jié)果 由上圖結(jié)果顯示說明了方案三的可行性和正確性，且也說明數(shù)字直接合成技術(shù)在信號源的設(shè)計(jì)上可以使用。仿真結(jié)果說明用可逆計(jì)數(shù)器頻率控制字，用加法器和鎖存器及脈沖電路構(gòu)成的相位累加器，用ROM和后面的D/A轉(zhuǎn)換電路及濾波電路作為輸出部分來實(shí)現(xiàn)DDS信號源的設(shè)計(jì)是可行的。 （1）輸出的最低頻率可以達(dá)到100KZ，最該頻率可以達(dá)到1500HZ，它們的幅度可在2.5v-3v之間。 (2)頻率的步進(jìn)為100HZ當(dāng)UP鍵按下時(shí)頻率加100HZ，當(dāng)DOWN鍵按下時(shí)頻率減100HZ，復(fù)位鍵按下時(shí)頻率為0HZ。 (3)電路實(shí)測效果良好，達(dá)到設(shè)計(jì)要求，輸出的波形無明顯的失真，但輸出的波形會(huì)有一點(diǎn)毛刺現(xiàn)象，以及在頻率范圍內(nèi)，頻率的穩(wěn)定度比較低，而且頻率較大時(shí)會(huì)出現(xiàn)失真現(xiàn)象，這與取樣點(diǎn)的選取有關(guān)，而且制作的脈沖電路產(chǎn)生的頻率也不是很穩(wěn)定，而使得輸出頻率會(huì)有微小的波動(dòng)，但可以忽略。 （4）這個(gè)設(shè)計(jì)方案原理比較簡單，元器件不太多，實(shí)現(xiàn)起來也不算太難。但是由于時(shí)間原因，發(fā)揮部分的電路沒有連接。布線如果位置不合適會(huì)對系統(tǒng)產(chǎn)生干擾。從仿真到實(shí)物制作過程中，遇到了很多問題，這些問題也說明了僅僅依靠仿真結(jié)果是不可靠的，我們必須通過實(shí)物的制作來查找仿真與實(shí)際中間的差距以及一些系統(tǒng)因素、人為因素等，來檢驗(yàn)設(shè)計(jì)思路的正確性和完善性。 6存在的問題及改進(jìn)意見這個(gè)設(shè)計(jì)方案原理比較簡單，元器件不太多，實(shí)現(xiàn)起來也不算太難。但是由于過程中焊接出現(xiàn)錯(cuò)誤而且時(shí)間沒有分配好，導(dǎo)致發(fā)揮部分的電路沒有連接。布線如果位置不恰當(dāng)會(huì)對整體產(chǎn)生干擾，就會(huì)導(dǎo)致波形出現(xiàn)失真。 7總結(jié)這次數(shù)模電課程設(shè)計(jì)終于完成，這是我第一次完整的從查找資料到仿真圖設(shè)計(jì)再到焊接以及調(diào)試的經(jīng)歷，在整個(gè)過程中經(jīng)歷了一個(gè)對課程設(shè)計(jì)完全不懂的學(xué)生應(yīng)該經(jīng)歷的許多部分問題，再到順利解決各種能解決的問題，總體來說這次課程設(shè)計(jì)我得到了許多的收獲。 我們是在暑假期間選擇的課程設(shè)計(jì)題目，由于對課程設(shè)計(jì)完全不了解我們就隨便選擇了一個(gè)DDS信號源設(shè)計(jì)，選到這個(gè)題目的時(shí)候我根本就不知道DDS為何物，上網(wǎng)查了一下DDS的基本原理和相關(guān)的設(shè)計(jì)方案以及論文，然后又查了一些關(guān)于DDS課程設(shè)計(jì)的資料，整理方案。這些前期的準(zhǔn)備工作我們是在假期里邊完成。開學(xué)之后我花了大約能有兩周的時(shí)間將課設(shè)的仿真原理圖在proteus軟件里邊設(shè)計(jì)好。焊接實(shí)物的時(shí)候我沒有一次性全部焊完，而是焊完一個(gè)模塊電路就檢測一次，由于是數(shù)電部分比較多，所以各級檢測起來都相對比較容易。一直到最后整板的完成。全部焊接好了之后出現(xiàn)的問題一是最后一次調(diào)試的時(shí)候?qū)㈦娫唇臃戳恕㈦妷哼^大（12v）導(dǎo)致元器件被燒毀，最后只能重新焊接一個(gè)按照原來的過程；問題二是由于焊接好之后沒有對電路進(jìn)行焊接濾波電路，導(dǎo)致調(diào)試的時(shí)候正弦波出現(xiàn)不穩(wěn)定和明顯的失真。就這兩個(gè)問題耗了我好長時(shí)間，第一個(gè)問題屬于操作性問題，并不難解決就是要耗費(fèi)許多的時(shí)間重新焊接一次。主要是第二個(gè)問題我們需要對電路重新分析在產(chǎn)生波形得地方加上濾波電路，我們調(diào)試的大部分時(shí)間放在這一部分上，最后加上同學(xué)的講解和調(diào)試我們最終將存在的問題都一一解決了。 這個(gè)課程設(shè)計(jì)題目雖然屬于數(shù)電類，但是在消抖，濾波的地方也用到了模電知識，我的感覺就是對電容的基本知識和性能理解的越來越好了，電容產(chǎn)生波形以及波形失真的過程中起到了至關(guān)重要的作用。 通過這次課程設(shè)計(jì)，讓我知道學(xué)習(xí)課本上的理論知識與在實(shí)踐過程中應(yīng)用的知識以及技巧都是存在一定的差距的，我缺少實(shí)踐動(dòng)手的能力問題瞬間就顯露出來了，實(shí)踐需要理論的指導(dǎo)，但是理論也需要實(shí)踐的鞏固，二者要兼顧。作為一名準(zhǔn)大三的學(xué)生，這是學(xué)習(xí)理工科學(xué)生必備的基本能力。所以在以后的學(xué)習(xí)中我們應(yīng)該主動(dòng)多花一些時(shí)間去動(dòng)手做一些自己能力范圍之內(nèi)的一些東西，來提高自己的動(dòng)手能力，讓自己將理論與實(shí)踐很好的結(jié)合起來。 參考文獻(xiàn)【1】閻石.數(shù)學(xué)電子技術(shù)基礎(chǔ).清華大學(xué).高等教育出版社.2006 【2】康華光.電子技術(shù)基礎(chǔ)（模擬部分）.華中科技大學(xué). 高等教育出版社.2006 【3】馬全喜.電子元器件與電子實(shí)習(xí).機(jī)械工業(yè)出版社.2006 【4】何杜成、袁躍進(jìn).電機(jī)-光電顯示-改進(jìn)應(yīng)用電路.山東科學(xué)技術(shù)出版社.2007 【5】李志健. 數(shù)字電子技術(shù)基礎(chǔ)實(shí)驗(yàn)任務(wù)書.陜西科技大學(xué)教務(wù)處.2007 【6】楊剛、周群.電子系統(tǒng)設(shè)計(jì)與實(shí)踐.電子工業(yè)出版社.2004 附錄Ⅰ
總原理圖 附錄Ⅱ表2-1 元器件清單 附錄Ⅲ
圖片1.png (26.56 KB, 下載次數(shù): 176)
下載附件
2017-12-28 19:55 上傳
0.png (7.38 KB, 下載次數(shù): 174)
下載附件
2017-12-29 00:53 上傳
完整的Word格式文檔51黑下載地址（任務(wù)書+說明書）：
DDS信號源仿真.rar
(886.51 KB, 下載次數(shù): 53)
2017-12-28 19:56 上傳
點(diǎn)擊文件名下載附件
DDS信號源仿真 下載積分: 黑幣 -5
| 
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
