|
DS18B20時(shí)序詳解 初始化時(shí)序： DS18B20的所有通信都是以由復(fù)位脈沖組成的初始化序列開(kāi)始的。該初始化序列由主機(jī)發(fā)出，后跟由DS18B20發(fā)出的存在脈沖（presence pulse）。下圖闡述了這一點(diǎn)。 file:///C:\Users\houwanyou\AppData\Local\Temp\ksohtml\wps709D.tmp.jpg DS18B20發(fā)出存在脈沖，以通知主機(jī)它在總線上并且準(zhǔn)備好操作了。 在初始化時(shí)序中，總線上的主機(jī)通過(guò)拉低單總線至少480μs來(lái)發(fā)送復(fù)位脈沖。然后總線主機(jī)釋放總線并進(jìn)入接收模式�？偩�釋放后，4.7kΩ的上拉電阻把單總線上的電平拉回高電平。當(dāng)DS18B20檢測(cè)到上升沿后等待15到60us，然后以拉低總線60-240us的方式發(fā)出存在脈沖。 如上所述，主機(jī)將總線拉低最短480us，之后釋放總線。由4.7kΩ上拉電阻將總線恢復(fù)到高電平。DS18B20檢測(cè)到上升沿后等待15到60us，發(fā)出存在脈沖：拉低總線60-240us。至此，初始化和存在時(shí)序完畢。
/*延時(shí)函數(shù)：（由于DS18B20延時(shí)均以15us為單位，故編寫(xiě)了延時(shí)單位為15us的延時(shí)函數(shù)，注意：以下延時(shí)函數(shù)晶振為12MHz）*/
/*
************************************
函數(shù)：Delayxus_DS18B20
功能：DS18B20延時(shí)函數(shù)
參數(shù)：t為定時(shí)時(shí)間長(zhǎng)度
返回：無(wú)
說(shuō)明： 延時(shí)公式：15n+15（近似）,晶振12Mhz
******************************************
*/
void Delayxus_DS18B20(unsigned int t)
{
for(t;t>0;t--)
{
_nop_();_nop_();_nop_();_nop_();
}
_nop_(); _nop_();
} /*
************************************
函數(shù)：RST_DS18B20
功能：復(fù)位DS18B20，讀取存在脈沖并返回
參數(shù)：無(wú)
返回：1：復(fù)位成功 ；0：復(fù)位失敗
說(shuō)明： 拉低總線至少480us ;可用于檢測(cè)DS18B20工作是否正常
******************************************
*/
bit RST_DS18B20()
{
bit ret="1";
DQ=0;/*拉低總線 */
Delayxus_DS18B20(32);/*為保險(xiǎn)起見(jiàn)，延時(shí)495us */
DQ=1;/*釋放總線 ，DS18B20檢測(cè)到上升沿后會(huì)發(fā)送存在脈沖*/
Delayxus_DS18B20(4);/*需要等待15~60us，這里延時(shí)75us后可以保證接受到的是存在脈沖 */
ret=DQ;
Delayxus_DS18B20(14);/*延時(shí)495us，讓ds18b20釋放總線，避免影響到下一 步的操作 */
DQ=1;/*釋放總線 */
return(~ret);
} 寫(xiě)時(shí)序： 主機(jī)在寫(xiě)時(shí)隙向DS18B20寫(xiě)入數(shù)據(jù)，在讀時(shí)隙從DS18B20讀取數(shù)據(jù)。在單總線上每個(gè)時(shí)隙只傳送一位數(shù)據(jù)。 有兩種寫(xiě)時(shí)隙：寫(xiě)“0”時(shí)間隙和寫(xiě)“1”時(shí)間隙�？偩�主機(jī)使用寫(xiě)“1”時(shí)間隙向DS18B20寫(xiě)入邏輯1，使用寫(xiě)“0”時(shí)間隙向DS18B20寫(xiě)入邏輯0.所有的寫(xiě)時(shí)隙必須有最少60us的持續(xù)時(shí)間，相鄰兩個(gè)寫(xiě)時(shí)隙必須要有最少1us的恢復(fù)時(shí)間。兩種寫(xiě)時(shí)隙都通過(guò)主機(jī)拉低總線產(chǎn)生（見(jiàn)下圖）。 file:///C:\Users\houwanyou\AppData\Local\Temp\ksohtml\wps709E.tmp.jpg 為了產(chǎn)生寫(xiě)1時(shí)隙，在拉低總線后主機(jī)必須在15μs內(nèi)釋放總線。在總線被釋放后，由于4.7kΩ上拉電阻將總線恢復(fù)為高電平。為了產(chǎn)生寫(xiě)0時(shí)隙，在拉低總線后主機(jī)必須繼續(xù)拉低總線以滿足時(shí)隙持續(xù)時(shí)間的要求(至少60μs)。 在主機(jī)產(chǎn)生寫(xiě)時(shí)隙后，DS18B20會(huì)在其后的15到60us的一個(gè)時(shí)間窗口內(nèi)采樣單總線。在采樣的時(shí)間窗口內(nèi)，如果總線為高電平，主機(jī)會(huì)向DS18B20寫(xiě)入1；如果總線為低電平，主機(jī)會(huì)向DS18B20寫(xiě)入0。 如上所述，所有的寫(xiě)時(shí)隙必須至少有60us的持續(xù)時(shí)間。相鄰兩個(gè)寫(xiě)時(shí)隙必須要有最少1us的恢復(fù)時(shí)間。所有的寫(xiě)時(shí)隙（寫(xiě)0和寫(xiě)1）都由拉低總線產(chǎn)生。 寫(xiě)函數(shù)為：
/*
************************************
函數(shù)：WR_Bit
功能：向DS18B20寫(xiě)一位數(shù)據(jù)
參數(shù)：i為待寫(xiě)的位
返回：無(wú)
說(shuō)明： 總線從高拉到低產(chǎn)生寫(xiě)時(shí)序
******************************************
*/
void WR_Bit(bit i)
{
DQ=0;//產(chǎn)生寫(xiě)時(shí)序
_nop_();
_nop_();//總線拉低持續(xù)時(shí)間要大于1us
DQ=i;//寫(xiě)數(shù)據(jù) ，0和1均可
Delayxus_DS18B20(3);//延時(shí)60us，等待ds18b20采樣讀取
DQ=1;//釋放總線
}
/* /*
***********************************
函數(shù)：WR_Byte
功能：DS18B20寫(xiě)字節(jié)函數(shù)，先寫(xiě)最低位
參數(shù)：dat為待寫(xiě)的字節(jié)數(shù)據(jù)
返回：無(wú)
說(shuō)明：無(wú)
******************************************
*/
void WR_Byte(unsigned char dat)
{
unsigned char i="0";
while(i++<8)
{
WR_Bit(dat&0x01);//從最低位寫(xiě)起
dat>>=1; //注意不要寫(xiě)成dat>>1
}
} 讀時(shí)序： DS18B20只有在主機(jī)發(fā)出讀時(shí)隙后才會(huì)向主機(jī)發(fā)送數(shù)據(jù)。因此，在發(fā)出讀暫存器命令 [BEh]或讀電源命令[B4h]后，主機(jī)必須立即產(chǎn)生讀時(shí)隙以便DS18B20提供所需數(shù)據(jù)。另外，主機(jī)
| 
