1引言
DSP由于運算速度快,具有可編程特性及接口靈活的特點,使得它在電子產(chǎn)品的研制中,發(fā)揮著越來越大的作用。采用DSP器件來實現(xiàn)數(shù)字信號處理系統(tǒng)更是成了當前的發(fā)展趨勢。如何以最短的開發(fā)周期,開發(fā)出適于自己應(yīng)用的高性能低成本的DSP板,己經(jīng)成為廣大DSP工程技術(shù)人員共同關(guān)心的問題。
DSP最小系統(tǒng)板硬件設(shè)計是本文的主要任務(wù)。在介紹TMS320F2812基本特點的基礎(chǔ)上,運用DSP技術(shù)和硬件電路設(shè)計知識進行了DSP最小系統(tǒng)設(shè)計,包括電源設(shè)計、復(fù)位電路設(shè)計、時鐘電路設(shè)計、外擴存儲器設(shè)計、JTAG接口設(shè)計等,為實現(xiàn)基本的程序演示,還增加了外部中斷,基本輸入輸出、以及異步串行通信模塊。
本文使用Altium Designer Summer 09設(shè)計電路板,繪制電路原理圖,并對最小系統(tǒng)的高速PCB板進行了設(shè)計。
最后,以自行設(shè)計的高速 DSP板為硬件平臺,使用CCS3.3軟件,編寫測試程序。經(jīng)過多次軟硬件調(diào)試和測試,驗證了DSP最小系統(tǒng)板卡能正常運行,能滿足基本信號處理的要求。
2硬件設(shè)計
2.1電源設(shè)計
在F2812中對上電順序有嚴格的要求,而普通的線性穩(wěn)壓芯片達不到要求,所以本文采用了專門的電源管理芯片TPS767D318。TPS767D318為雙通道輸出的可控電源轉(zhuǎn)換芯片,可以通過控制使能端從而控制電壓的輸出順序。TPS767D318的具體硬件設(shè)計如圖1所示,F(xiàn)2812的供電電壓為3.3V和1.8V,上電順序先后為3.3V、1.8V。設(shè)計的基本思想是,先使能3.3V輸出,然后利用場效應(yīng)管BSS138驅(qū)動1.8V電的使能端,是芯片產(chǎn)生1.8V電壓,從而實現(xiàn)上電順序的控制。其中的+5V電壓為外部電源提供。
圖1 TPS767D318設(shè)計原理圖
2.2時鐘電路和復(fù)位電路設(shè)計
時鐘電路是時序邏輯電路最基本的組成部分,須要為其提供時鐘源,F(xiàn)2812才能正常工作,F(xiàn)2812內(nèi)部有倍頻的PLL電路,在此我們使能鎖相環(huán),并且為了提高系統(tǒng)的抗干擾能力,本文使用30M有源晶振為系統(tǒng)提供時鐘信號,通過PLL倍頻至150MHz,外部有源時鐘電路如圖2所示。
通常DSP正常工作時還需要一個復(fù)位電路,本文不采用按鍵復(fù)位,而是采用更高可靠性的復(fù)位芯片IMP809L,當外部供電電壓下降至2.7V時,系統(tǒng)就會產(chǎn)生復(fù)位,復(fù)位電路如圖3所示。
圖2 時鐘電路 圖3 復(fù)位電路
2.3外擴SRAM設(shè)計
添加SRAM是為了增加系統(tǒng)的存儲空間,在F2812中內(nèi)部存儲空間很小,許多程序要求有較大的存儲空間,所以應(yīng)在電氣平臺中添加SRAM。F2812中為用戶提供了眾多外部存儲空間,最多可擴展1M*16b的存儲空間。
SRAM為靜態(tài)隨機存儲器,一般由存儲矩陣、地址譯碼器和讀寫控制電路組成。本文采用IS61LV12816 SRAM, IS61LV12816有16根數(shù)據(jù)總線和17根地址總線,最大存儲空間為128K*16b。
在F2812Z中,可用的外部存儲空間為Zone0、Zone1、Zone2、Zone6,其中Zone0、Zone1共用一個片選信號線(44腳),Zone2的片選信號是(88腳),Zone6的片選信號是(133腳),本文將Zone2分配給SRAM,在硬件設(shè)計上,將(88腳)連接到IS61LV12816的片選信號()上,同時將DSP的讀使能信號線和寫使能信號線分別接到IS61LV12816的讀、寫使能信號線上,實現(xiàn)對IS61LV12816的讀寫控制。DSP可選配置為微計算機模式或者微處理器模式,IS61LV12816設(shè)計電路如圖4所示。
圖4 IS61LV12816設(shè)計原理圖
2.4JTAG接口電路設(shè)計
為方便程序的調(diào)試和下載,須要一個JTAG接口,如圖5所示。在程序調(diào)試時,須要配合CCS編譯環(huán)境以及XD510/XD560仿真器配合使用。
圖5 JTAG接口電路
2.5RS-232(串口)設(shè)計
串行通信接口(SCI)是一個采用發(fā)送、接收雙線制的異步串行通信接口,即通常所說的UART口,它支持16級的接收發(fā)送FIFO,從而降低了串口通信時CPU 的開銷。SCI模塊支持CPU和其它使用非歸零制(NRZ)的外圍設(shè)備之間的數(shù)字通信。在不使用FIFO的情況下,SCI接收器和發(fā)送器采用雙級緩沖模式,此時SCI接收器和發(fā)送器都有獨立的使能和中斷位,它們可以被設(shè)置成獨立操作或者同時進行全雙工通信模式。
在F2812中有兩路串行通信接口(SCI口),本文將SCIB口設(shè)計成RS-232口,主要測試與上位機進行通信的功能,電平轉(zhuǎn)換芯片采用美信公司的MAX3232。與上位機通信的接口采用通用的串口DB9,串口通信電路如圖6所示。
圖6 RS-232硬件設(shè)計電路圖
2.6GPIO(流水燈)設(shè)計
為測試通用輸入輸出,本文設(shè)計了流水燈電路,首先是一個燈亮、滅,然后兩個燈亮、滅,如此,燈的數(shù)目依次增加,直到8個燈全部點亮,最終滅燈。如圖7所示。
圖7 流水燈設(shè)計電路圖
2.7外部中斷設(shè)計
為測試外部中斷,本文設(shè)計了按鍵形式的外部中斷源,使用F2812 XINT1中斷引腳,如圖6所示。
圖8 外部中斷
3軟件(測試程序)設(shè)計
在程序測試部分本文實現(xiàn)這樣的功能,將上位機與F2812通過串口相連,上位機可以利用串口調(diào)試助手發(fā)送數(shù)據(jù)給F2812,當F2812接收到的數(shù)據(jù)為‘a(chǎn)’時,開啟流水燈;每按一次按鍵,F(xiàn)2812向上位機發(fā)送一個數(shù)據(jù)‘s’,利用串口調(diào)試助手可以看到接收的數(shù)據(jù),并且關(guān)閉流水燈。
3.1系統(tǒng)設(shè)置總程序
4 結(jié)束語
本文是在學習了DSP及其在控制中的應(yīng)用課程之后,對F2812最小系統(tǒng)的設(shè)計,根據(jù)以往的經(jīng)驗對系統(tǒng)進行了定時、中斷、GPIO以及串行通信的測試,今后會在DSP的學習和設(shè)計中不斷努力,不斷總結(jié)。
完整的Word格式文檔51黑下載地址: