找回密碼
 立即注冊

QQ登錄

只需一步,快速開始

帖子
查看: 1622|回復(fù): 0
收起左側(cè)

實現(xiàn)單片機(jī)步進(jìn)電機(jī)功能第一個模塊,大家?guī)兔纯催€缺什么改進(jìn)一下

[復(fù)制鏈接]
ID:356821 發(fā)表于 2018-6-22 18:50 | 顯示全部樓層 |閱讀模式
ibrary ieee
use ieee. std_logic-1164. All
use ieee. std_logic-arith all
use ieee. std logic-uns igned. All
entity freq is
port(clk-sys : in std_logic

clk_new : out std_logic)

end freq

circhitecture one of freq is
signal set : std_logic

signal cnt : std_logic-vector ( 17 downto O )begin

process ( clk_sys)

begin

if set ='1'then
cnt ="011111111111111111"
'elsif clk-sys'event and clk_sys = '1'then

Cnt = cnt-1

end if
end process
set« = cnt( 17)
clk new = cnt ( 16)
end one


回復(fù)

使用道具 舉報

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機(jī)教程網(wǎng)

快速回復(fù) 返回頂部 返回列表