關(guān)于FPGA異時(shí)鐘域數(shù)據(jù)采集涉及到的亞穩(wěn)態(tài)問題，到底是哪種方法靠譜?

ID:396494 · 發(fā)表于 2018-9-11 14:21

關(guān)于FPGA異時(shí)鐘域數(shù)據(jù)采集涉及到的亞穩(wěn)態(tài)問題，到底是哪種方法靠譜

ID:359145 · 發(fā)表于 2018-9-12 22:13

打多拍，這個(gè)是高級工程師親口說的，說白了就是加幾個(gè)D觸發(fā)器作緩沖，過濾毛刺，缺點(diǎn)就是數(shù)據(jù)延遲幾個(gè)時(shí)鐘周期，這就需要你寫代碼的時(shí)候調(diào)整一下了

帳號		自動(dòng)登錄	找回密碼
密碼			立即注冊