找回密碼
 立即注冊(cè)

QQ登錄

只需一步，快速開(kāi)始

搜索
查看: 6001|回復(fù): 4
收起左側(cè)

dsp6713源碼及CADENCE原理圖與PCB文件

[復(fù)制鏈接]
ID:432228 發(fā)表于 2018-11-24 22:40 | 顯示全部樓層 |閱讀模式
cadence視頻和PDF于爭(zhēng)博士教程

0.png

單片機(jī)源程序如下:
  1. /* ------------------------------------------------------------------ */
  2. /* Copyright declaration                                              */
  3. /* ------------------------------------------------------------------ */
  4. /* ------------------------------------------------------------------ */
  5. /* FileName:        DSP6713_CHIP.c                                    */
  6. /* Writen by:       Yu zheng                                          */
  7. /* ------------------------------------------------------------------ */

  9. #define CHIP_6713

  11. /* Include header files */
  12. #include <c6x.h>
  13. #include <csl.h>
  14. #include <csl_irq.h>
  15. #include <csl_pll.h>
  16. #include "DSP6713_CHIP.h"

  18. /* ------------------------------------------------------------------ */
  19. static void PLLDelay(Uint32 count)
  20. {
  21.    Uint32 i = count;
  22.    while(i--)
  23.    {
  24.      asm(" NOP 1");
  25.    }
  26. }

  28. /* ------------------------------------------------------------------ */
  29. static void initPLL()
  30. {
  31.         // temporarily disable global interrupts
  32.         Uint32 gie;
  33.         gie = IRQ_globalDisable();

  35.         //******************  Initialize PLL Registers *****************         
  36.         // Put PLL in bypass
  37.         PLL_bypass();
  38.         PLLDelay(20);
  39.        
  40.         // Reset PLL
  41.         PLL_reset();
  42.         PLLDelay(20);
  43.        
  44.         // Set main multiplier/divisor
  45.     PLL_RSET(PLLDIV0,
  46.                      PLL_PLLDIV0_RMK(PLL_PLLDIV0_D0EN_ENABLE, PLL_PLLDIV0_RATIO_OF(0))
  47.                      );                           // 12.288/1 = 12.288 MHz

  49.         PLL_RSET(PLLM, PLL_PLLM_PLLM_OF(17)); // 12.288*17 = 208 MHz
  50.                                                  

  52.     // Set DSP clock
  53.     PLL_RSET(PLLDIV1,
  54.                      PLL_PLLDIV1_RMK(PLL_PLLDIV1_D1EN_ENABLE, PLL_PLLDIV1_RATIO_OF(0))
  55.                      );                                                  // 208/1 = 208 MHz
  56.     PLLDelay(20);   

  58.     // Set peripheral clock
  59.     PLL_RSET(PLLDIV2,
  60.                      PLL_PLLDIV2_RMK(PLL_PLLDIV2_D2EN_ENABLE, PLL_PLLDIV2_RATIO_OF(1))
  61.                      );                                                  // 208/2 = 104 MHz
  62.     PLLDelay(20);
  63.    
  64.     // Set EMIF clock
  65.     PLL_RSET(PLLDIV3,
  66.                      PLL_PLLDIV3_RMK(PLL_PLLDIV3_D3EN_DISABLE, PLL_PLLDIV3_RATIO_OF(1))
  67.                      );                                                 // 208/2 = 104 MHz
  68.     PLLDelay(20);
  69.    
  70.     PLL_RSET(OSCDIV1,
  71.                      PLL_OSCDIV1_RMK(PLL_OSCDIV1_OD1EN_ENABLE,PLL_OSCDIV1_RATIO_OF(1))
  72.                      );                                                 // 208/2 = 104 MHz
  73.    
  74.     // Take PLL out of reset. Wait for PLL to lock
  75.     PLL_deassert();
  76.     PLLDelay(1500);
  77.    
  78.     // Enalbe PLL
  79.     PLL_enable();
  80.     PLLDelay(20);

  82.         // restore global interrupts back
  83.         IRQ_globalRestore(gie);

  85. }  // end of initPLL

  87. /* ------------------------------------------------------------------ */
  88. void DSP6713_chipinit()
  89. {
  90.         /* register DEVCFG */
  91.         CHIP_Config MyChipConfig =
  92.         {
  93.                 CHIP_DEVCFG_RMK(
  94.                                                 CHIP_DEVCFG_EKSRC_SYSCLK3,
  95.                                                 CHIP_DEVCFG_TOUT1SEL_TOUT1PIN,
  96.                                                 CHIP_DEVCFG_TOUT0SEL_TOUT0PIN,
  97.                                                 CHIP_DEVCFG_MCBSP0DIS_0,
  98.                                                 CHIP_DEVCFG_MCBSP1DIS_0
  99.                                                    )
  100.         };
  101.         CHIP_config(&MyChipConfig);

  103.         initPLL();
  104. }

  106. /* ------------------------------------------------------------------ */
  107. /* end of DSP6713_init.c                                              */
  108. /* ------------------------------------------------------------------ */
復(fù)制代碼

所有資料51hei提供下載:
于博士CADENCE視頻教程之相關(guān)配套資料.rar (3.42 MB, 下載次數(shù): 72)


回復(fù)

使用道具 舉報(bào)

ID:570549 發(fā)表于 2019-6-24 10:55 | 顯示全部樓層
正好可以拿來(lái)參考學(xué)習(xí)，非常感謝分享。
回復(fù)

使用道具 舉報(bào)

ID:344020 發(fā)表于 2020-5-30 16:21 | 顯示全部樓層
正在學(xué)習(xí)，非常感謝。
回復(fù)

使用道具 舉報(bào)

ID:1090939 發(fā)表于 2023-8-8 14:52 | 顯示全部樓層

這塊板子是帶FPGA部分的嗎
回復(fù)

使用道具 舉報(bào)

ID:1092015 發(fā)表于 2023-8-26 19:41 | 顯示全部樓層
這么老了！
回復(fù)

使用道具 舉報(bào)

本版積分規(guī)則

手機(jī)版|小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機(jī)教程網(wǎng)

快速回復(fù) 返回頂部 返回列表