ATmega169 AVR微控制器基本介紹

　ATmega169是基于增強(qiáng)的AVR RISC結(jié)構(gòu)的低功耗8位CMOS微控制器。由于其先進(jìn)的指令集以及單時鐘周期指令執(zhí)行時間， ATmega169的數(shù)據(jù)吞吐率高達(dá)1 MIPS/MHz，從而可以緩減系統(tǒng)在功耗和處理速度之間的矛盾。^[1]

ATmega169特性

　　· 高性能、低功耗的8 位AVR® 微處理器· 先進(jìn)的RISC 結(jié)構(gòu)– 130 條指令– 大多數(shù)指令執(zhí)行時間為單個時鐘周期– 32個8 位通用工作寄存器– 全靜態(tài)工作– 工作于16 MHz 時性能高達(dá)16 MIPS– 只需兩個時鐘周期的硬件乘法器· 非易失性程序和數(shù)據(jù)存儲器– 16K 字節(jié)的系統(tǒng)內(nèi)可編程Flash擦寫壽命: 10,000 次– 具有獨(dú)立鎖定位的可選Boot 代碼區(qū)通過片上Boot 程序?qū)崿F(xiàn)系統(tǒng)內(nèi)編程真正的同時讀寫操作– 512 字節(jié)的EEPROM擦寫壽命: 100,000 次– 1K字節(jié)的片內(nèi)SRAM·可以對鎖定位進(jìn)行編程以實(shí)現(xiàn)用戶程序的加密

引腳說明

　　VCC 數(shù)字電路的電源

　　GND 地

　　端口A (PA7..PA0) 端口A 為8 位雙向I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對稱的驅(qū)動特性，

ATmega169引腳圖

可以輸出和吸收大電流。作為輸入使用時，若內(nèi)部上拉電阻使能，端口被外部電路拉低時將輸出電流。在復(fù)位過程中，即使系統(tǒng)時鐘還未起振，端口A 處于高阻狀態(tài)。端口A 也可以用做其他不同的特殊功能，請參見P57。

　　端口B (PB7..PB0) 端口B 為8 位雙向I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。作為輸入使用時，若內(nèi)部上拉電阻使能，端口被外部電路拉低時將輸出電流。在復(fù)位過程中，即使系統(tǒng)時鐘還未起振，端口B 處于高阻狀態(tài)。端口B 比其余端口的驅(qū)動性要好。端口B 也可以用做其他不同的特殊功能，請參見P58。

　　端口C (PC7..PC0) 端口C 為8 位雙向I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。作為輸入使用時，若內(nèi)部上拉電阻使能，端口被外部電路拉低時將輸出電流。在復(fù)位過程中，即使系統(tǒng)時鐘還未起振，端口C 處于高阻狀態(tài)。端口C 也可以用做其他不同的特殊功能。

　　端口D (PD7..PD0) 端口D 為8 位雙向I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。作為輸入使用時，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時將輸出電流。在復(fù)位過程中，即使系統(tǒng)時鐘還未起振，端口D 處于高阻狀態(tài)。端口D 也可以用做其他不同的特殊功能。

　　端口E (PE7..PE0) 端口E 為8 位雙向I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。作為輸入使用時，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時將輸出電流。在復(fù)位過程中，即使系統(tǒng)時鐘還未起振，端口E 處于高阻狀態(tài)。端口E 也可以用做其他不同的特殊功能。

　　端口F (PF7..PF0) 端口F 是ADC 的模擬輸入引腳。如果不作為ADC 的模擬輸入，端口 F 可以作為8 位雙向I/O 口，并具有可編程的內(nèi)部上

　　拉電阻。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。作為輸入使用時，若內(nèi)部上拉電阻使能，端口被外部電路拉低時將輸出電流。在復(fù)位過程中，即使系統(tǒng)時鐘還未起振，端口F 呈現(xiàn)為三態(tài)。如果使能了JTAG 接口，則復(fù)位發(fā)生時引腳PF7(TDI)、PF5(TMS) 與PF4(TCK) 的上拉電阻使能。端口F 也可以作為JTAG 接口。

　　端口G (PG4..PG0) 端口G 為5 位雙向I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對稱的驅(qū)動特性，可以輸出和吸收大電流。作為輸入使用時，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時將輸出電流。在復(fù)位過程中，即使系統(tǒng)時鐘還未起振，端口G 仍呈現(xiàn)為三態(tài)。端口G 也可以用做其他不同的特殊功能。

　　RESET 復(fù)位輸入引腳。持續(xù)時間超過最小門限時間的低電平將引起系統(tǒng)復(fù)位。Table 16 。持續(xù)時間小于門限間的脈沖不能保證可靠復(fù)位。

　　XTAL1 反向振蕩放大器與片內(nèi)時鐘操作電路的輸入端。

　　XTAL2 反向振蕩放大器的輸出端。

　　AVCC AVCC是端口F與ADC轉(zhuǎn)換器的電源。不使用ADC時，該引腳應(yīng)直接與VCC連接。使用ADC時應(yīng)通過一個低通濾波器與VCC 連接。

　　AREF ADC 的模擬基準(zhǔn)輸入引腳。

QQ：81738079