這段Verilog串口通信代碼,不太明白valid和ready為什么要這樣設(shè)置

ID:302909 · 發(fā)表于 2019-12-15 16:05

always@(posedge clk or negedge rst_n)
begin
      if(rst_n == 1'b0)
            begin
                     tx_data_ready <= 1'b0;
            end
      else if(state == S_IDLE)
            if(tx_data_valid == 1'b1)
                     tx_data_ready <= 1'b0;
            else
                     tx_data_ready <= 1'b1;
      else if(state == S_STOP && cycle_cnt == CYCLE - 1)
                     tx_data_ready <= 1'b1;
end
這是串口通信發(fā)送模塊中的一段代碼，不太明白這里的valid和ready為什么要這樣設(shè)置，valid和ready要同時(shí)有效才能發(fā)送數(shù)據(jù)，感覺這樣不是一直是相反的嗎？

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)