VHDL DDS正弦信號發(fā)生器設(shè)計

ID:678291 · 發(fā)表于 2020-1-1 14:35

一、設(shè)計原理和方法
正弦信號發(fā)生器的結(jié)構(gòu)由 3 部分組成，如圖 2-1 所示。6 位計數(shù)器或地址發(fā)生器、數(shù)據(jù)
ROM 和 D/A0832。性能良好的正弦信號發(fā)生器的設(shè)計要求此 3 部分具有高速性能，且數(shù)
據(jù) ROM 在高速條件下，占用最少的邏輯資源，設(shè)計流程最便捷，波形數(shù)據(jù)獲得最方便。頂
層文件 SINGT.VHD 在 FPGA 中實現(xiàn)，包含 2 個部分：ROM 的地址信號發(fā)生器和存儲正弦
數(shù)據(jù)的 ROM。ROM 由 LPM_ROM 模塊構(gòu)成，設(shè)計簡便并且可以達到最優(yōu)。地址發(fā)生器的
時鐘 CLK 的輸入頻率 f。與每周期的波形數(shù)據(jù)點數(shù)（在此選擇 64 點），以及 D/A 輸出的頻
率 f 的關(guān)系是：f=fo/64。
二、設(shè)計任務(wù)及要求
1.設(shè)計任務(wù):
利用實驗箱上的 D/A 轉(zhuǎn)換器和示波器設(shè)計正弦波發(fā)生器，可以在
示波器上觀察到正弦波。
2.設(shè)計要求:
（1）設(shè)計一個輸出頻率為 1KHZ 的正弦波。
（2）連接實驗箱上的 D/A 轉(zhuǎn)換器和示波器，觀察正弦波波形。
2三、設(shè)計方案
（1）設(shè)計能存儲數(shù)據(jù)的 ROM 模塊，將正弦波的正弦信號數(shù)據(jù)存儲在在 ROM 中，通過地
址發(fā)生器讀取，將正弦波信號輸入八位 D/A 轉(zhuǎn)化器，在示波器上觀察波形。
（2）用 VHDL 編寫正弦波信號數(shù)據(jù)，將正弦波信號輸入八位 D/A 轉(zhuǎn)化器，在示波器上觀
察波形。
圖 1 設(shè)計框圖
四、實現(xiàn)步驟
1.定制 ROM
ROM 的數(shù) 據(jù) 位選擇為 8 位，數(shù) 據(jù) 數(shù) 選擇 128 個。利用
megawizard plug-in manager 定制正弦信號數(shù)據(jù) ROM 宏功能塊，并將上面的波形
數(shù)據(jù)加載于此 ROM 中。如圖 2 所示。
圖 2 ROM 存儲的數(shù)據(jù)
32.設(shè)計頂層
頂層設(shè)計主要是通過編寫 VHDL 語言或設(shè)計原理圖用于產(chǎn)生計數(shù)信號和調(diào)用
ROM 存儲的數(shù)據(jù)并輸出。

帳號		自動登錄	找回密碼
密碼			立即注冊