一個(gè)數(shù)電multisim數(shù)字鐘設(shè)計(jì) 無單片機(jī)

ID:642128 · 發(fā)表于 2020-5-2 12:58

本人也只是個(gè)學(xué)生，如果做的有問題請(qǐng)各位指正
1. 用七段數(shù)碼管顯示時(shí)、分、秒，要求用共陰極數(shù)碼管。
2. 采用12小時(shí)制。
3. 計(jì)時(shí)時(shí)鐘由555定時(shí)器生成，生成頻率為3Hz，在此基礎(chǔ)上分頻生成。
4. 計(jì)數(shù)器芯片選用74160，秒、分、時(shí)計(jì)時(shí)采用同步時(shí)序電路設(shè)計(jì)。
5. 具有校時(shí)功能，可以對(duì)小時(shí)和分單獨(dú)校時(shí)，校時(shí)時(shí)鐘源可以手動(dòng)輸入或借用

設(shè)計(jì)框圖：

組成模塊

脈沖發(fā)生模塊

該模塊有脈沖產(chǎn)生電路和分頻電路組成

脈沖發(fā)生電路采用555構(gòu)成的多諧振蕩電路。

用 555 定時(shí)器構(gòu)成的多諧振蕩器電路如圖所示：圖中電容 C、電阻 R1 和 R2 作為振蕩器的定時(shí)元件，決定著輸出矩形波正、負(fù)脈沖的寬度。定時(shí)器的觸發(fā)輸入端（2腳）和閥值輸入端（6 腳）與電容相連；集電極開路輸出端（7腳）接 R1、R2 相連處，用以控制電容 C 的充、放電；外界控制輸入端（5腳）通過 0.01uF 電容接地。振蕩周期 T=T 1+T 2=0.7(R 1+2R 2 )C

仿真電路

該電路的震蕩周期為3Hz

分頻電路

分頻模塊采用74162十進(jìn)制計(jì)數(shù)器，使enp、ent和load 端接Vcc。因?yàn)橐獙⒚}沖發(fā)生電路產(chǎn)生的3Hz信號(hào)分成1Hz，所以將QAQB端通過與非門接到CLR上，這樣一來，每當(dāng)脈沖發(fā)射電路產(chǎn)生3個(gè)脈沖，就會(huì)在與非門端產(chǎn)生一個(gè)上升沿信號(hào)，該信號(hào)就用于計(jì)時(shí)模塊的時(shí)間控制，而且該信號(hào)可以用于將74162清零。

仿真電路

產(chǎn)生的信號(hào)如示波器所示

2.計(jì)時(shí)模塊

該模塊主要用74160實(shí)現(xiàn)，秒、分、時(shí)計(jì)時(shí)采用同步時(shí)序電路設(shè)計(jì)。時(shí)序由脈沖發(fā)生模塊產(chǎn)生1Hz信號(hào)

（1）分、秒計(jì)時(shí)

在數(shù)字鐘的控制電路中，分和秒的控制都是一樣的，都是由一個(gè)十進(jìn)制計(jì)數(shù)器和一個(gè)六進(jìn)制計(jì)數(shù)器串聯(lián)而成的，在電路的設(shè)計(jì)中我采用的是統(tǒng)一的器件 74LS160D的異步清零法來實(shí)現(xiàn)十進(jìn)制功能和六進(jìn)制功能，根據(jù) 74LS160D的結(jié)構(gòu) 把輸出端的 0110（十進(jìn)制為 6）用一個(gè)與非門 74LS00引到 CLR端便可置 0，這樣就實(shí)現(xiàn)了六進(jìn)制計(jì)數(shù)。而74LS160D本身為計(jì)滿后為10，與前文6進(jìn)制串聯(lián)后成60進(jìn)制。

仿真電路

（2）時(shí)計(jì)時(shí)器

由兩片十進(jìn)制同步加法計(jì)數(shù)器 74LS160 級(jí)聯(lián)產(chǎn)生，采用的是異步清零法， u1輸出端為 0001（十進(jìn)制為 1）與 u2輸出端 0010（十進(jìn)制為 2）經(jīng)過與非門接兩片的清零端，從而實(shí)現(xiàn)了12進(jìn)制計(jì)數(shù)。

3.校時(shí)模塊

校時(shí)模塊通過一個(gè)總校時(shí)開關(guān)A控制，另一端接在每一個(gè)74160的load端

當(dāng)A閉合時(shí)，所有l(wèi)oad端都是低電平，整個(gè)電路進(jìn)入校時(shí)模式，通過校時(shí)電路校時(shí)。校時(shí)電路由74147和開關(guān)組成，74147輸入一側(cè)接入開關(guān)和電源，通過開關(guān)的開閉控制輸入信號(hào)的高低電平；輸出端通過一個(gè)非門后接入74160的置數(shù)端。