經(jīng)DA轉(zhuǎn)換，這部分電路是怎么控制電壓的？遲滯比較器不一直輸出的穩(wěn)定電壓嗎？

ID:897910 · 發(fā)表于 2021-3-29 09:58

這個遲滯比較器不一直輸出的穩(wěn)定電壓嗎？怎么控制電壓變換的？

ID:814525 · 發(fā)表于 2021-3-29 17:28

只用運放可以輸出穩(wěn)定的電壓，只是輸出電流較小，最多一二十mA。這里是用PMOS管做了電流擴展而已，可以使輸出電流達到安培級。整個控制就是負反饋：假設(shè)運放IN-恒定，如果輸出電壓升高，那么經(jīng)電阻分壓到IN+的電壓隨著升高，導(dǎo)致運放的輸出電壓升高，與之相連的PMOS的G極升高的話，PMOS趨向截止，內(nèi)阻增大，輸出電壓就會回落；相反亦如此。達到輸出電壓始終與DAC電壓成恒定正比關(guān)系。

ID:887371 · 發(fā)表于 2021-3-29 17:46

標(biāo)準穩(wěn)壓電路輸出電壓：基準電壓*(采樣比+1)=基準電壓*(采樣上端電阻值/采樣下端電阻值+1)
DA輸出基準電壓，假設(shè)為2V。
假設(shè)采樣下端電阻為5K歐姆。
那么輸出電壓為2*(20/5+1)=10V。

ID:897910 · 發(fā)表于 2021-3-29 20:46

張?zhí)鞄?發(fā)表于 2021-3-29 17:28
只用運放可以輸出穩(wěn)定的電壓，只是輸出電流較小，最多一二十mA。這里是用PMOS管做了電流擴展而已，可以使輸 ...

這個目的是在漏極得到0～10v電壓（最右邊像電容那樣并聯(lián)有1k負載），如果電流擴展到安，輸出電壓就不是0～10v了吧？
還有這個運放做遲滯比較器的輸出不是只和Ｕcc和Ｕee 有關(guān)嗎？

ID:897910 · 發(fā)表于 2021-3-29 20:49

datouyuan 發(fā)表于 2021-3-29 17:46
標(biāo)準穩(wěn)壓電路輸出電壓：基準電壓*(采樣比+1)=基準電壓*(采樣上端電阻值/采樣下端電阻值+1)
DA輸出基準電壓 ...

這個電路就是標(biāo)準的電路嗎？不太理解運放作遲滯比較器怎么能控制電壓（我理解反向遲滯比較器中大于上門限就是0v，小于下門限就是17V)

ID:814525 · 發(fā)表于 2021-3-29 23:18

Hansama 發(fā)表于 2021-3-29 20:46
這個目的是在漏極得到0～10v電壓（最右邊像電容那樣并聯(lián)有1k負載），如果電流擴展到安，輸出電壓就不是0 ...

輸出電壓不會變，只是帶載能力強。比如負載是10歐電阻，完全可以帶的起；而如果是運放輸出直接帶10歐，電壓就拉不起來，還有可能損壞運放。還有PMOS門極與17V電源之間應(yīng)并接一個幾K電阻，以保證PMOS可以有效截止。

ID:887371 · 發(fā)表于 2021-3-30 08:44

Hansama 發(fā)表于 2021-3-29 20:49
這個電路就是標(biāo)準的電路嗎？不太理解運放作遲滯比較器怎么能控制電壓（我理解反向遲滯比較器中大于上門限 ...

這是標(biāo)準的穩(wěn)壓電路。輸出電壓是固定的，輸出電流變化不會不會影響輸出電壓。
輸出公式也告訴你了。這里運放不做遲滯比較器，而是做運放使用。

ID:887371 · 發(fā)表于 2021-3-30 08:50

才看到你總提到遲滯比較器，注意�。。。。�，LM358在你這電路中的作用是運放，和遲滯比較器沒有半毛錢關(guān)系。如想了解該電路的工作原理，請看看教科書關(guān)于穩(wěn)壓電路的部分。

ID:897910 · 發(fā)表于 2021-3-30 09:31

datouyuan 發(fā)表于 2021-3-30 08:50
才看到你總提到遲滯比較器，注意�。。。。�，LM358在你這電路中的作用是運放，和遲滯比較器沒有半毛錢關(guān)系 ...

好的，謝謝了

帳號		自動登錄	找回密碼
密碼			立即注冊

經(jīng)DA轉(zhuǎn)換，這部分電路是怎么控制電壓的？遲滯比較器不一直輸出的穩(wěn)定電壓嗎？

經(jīng)DA轉(zhuǎn)換，這部分電路是怎么控制電壓的？遲滯比較器不一直輸出的穩(wěn)定電壓嗎？