Verilog語法

ID:931555 · 發(fā)表于 2021-6-2 15:59

在Verilog語法中，主要有三大類數(shù)據(jù)類型，即寄存器類型、線網(wǎng)類型和參數(shù)類型。
寄存器類型
   寄存器類型表示一個抽象的數(shù)據(jù)存儲單元，只能在always語句和initial語句中被賦值，并且它的值從一個賦值到另一個賦值過程中被保存下來。如果該過程語句描述的是時序邏輯，即always語句帶有時鐘信號，則該寄存器變量對應(yīng)為寄存器；如果該過程語句描述的是組合邏輯，即always語句不帶有時鐘信號，則該寄存器變量對應(yīng)為硬件連線；寄存器類型的缺省值是x（未知狀態(tài)）。寄存器數(shù)據(jù)類型有很多種，如reg、integer、real等，其中最常用的就是reg類型。
線網(wǎng)類型
   線網(wǎng)表示Verilog結(jié)構(gòu)化元件間的物理連線。它的值由驅(qū)動元件的值決定，例如連續(xù)賦值或門的輸出。如果沒有驅(qū)動元件連接到線網(wǎng)，線網(wǎng)的缺省值為z（高阻態(tài)）。線網(wǎng)類型同寄存器類型一樣也是有很多種，如tri和wire等，其中最常用的就是wire類型。

參數(shù)類型
   我們再來看下參數(shù)類型，參數(shù)其實就是一個常量，常被用于定義狀態(tài)機(jī)的狀態(tài)、數(shù)據(jù)位寬和延遲大小等，由于它可以在編譯時修改參數(shù)的值，因此它又常被用于一些參數(shù)可調(diào)的模塊中，使用戶在實例化模塊時，可以根據(jù)需要配置參數(shù)。在定義參數(shù)時，我們可以一次定義多個參數(shù)，參數(shù)與參數(shù)之間需要用逗號隔開。這里我們需要注意的是參數(shù)的定義是局部的，只在當(dāng)前模塊中有效。

帳號		自動登錄	找回密碼
密碼			立即注冊