SystemView+Multisim仿真卷積碼編解碼及參數(shù)測(cè)定 電路與調(diào)試

卷積碼編譯碼器設(shè)計(jì)

（1）利用移位寄存器和異或器實(shí)現(xiàn)卷積碼編碼；

（2）編碼后信號(hào)送入高斯白噪聲信道傳輸；

（3）接收端進(jìn)行大數(shù)邏輯解碼譯碼；

（4）要考慮實(shí)現(xiàn)位同步電路；

（5）觀察輸出信號(hào)波形與輸入信號(hào)波形的相關(guān)性，測(cè)量誤碼率曲線；

（6）基于Systemview/Matlab/Simulink軟件實(shí)現(xiàn)。

2 編碼部分

2.1 編碼原理

卷積碼是一種非分組碼，（2，1，6）卷積碼信息位為1，監(jiān)督位為1，監(jiān)督位不僅與當(dāng)前信息段有關(guān)還與前面5個(gè)信息段有約束關(guān)系。卷積碼編碼器由移位寄存器和異或器組成，原理框圖如下。

圖2.1 （2，1，6）卷積碼編碼原理框圖

如圖，信息位的b1，b2，b3，b6異或形成監(jiān)督位，信息位與監(jiān)督位交替輸出。

2.2 編碼仿真電路

圖2.2 編碼部分仿真電路

上圖為在system  view中搭建的電路圖，0號(hào)模塊采用PN碼作為信源，頻率為10hz，碼元長(zhǎng)0.1s，信息位先存放在移位寄存器中，根據(jù)移位寄存器的結(jié)構(gòu)與編碼原理圖對(duì)照，移位寄存器的0，3，4，5管腳異或作為監(jiān)督位，42，43，44，45，46號(hào)模塊相當(dāng)于原理框圖中的開關(guān)，45，46模塊為周期10hz的脈沖，一個(gè)周期中高低電平各占0.05s，而46模塊相位延遲180，假設(shè)45模塊輸出高電平和信息位相與，輸出取決于信息位，此時(shí)46號(hào)模塊為低電平，44號(hào)模塊輸出為0，也就是信息位輸出時(shí)，監(jiān)督位為0，監(jiān)督位輸出時(shí)，信息位為0。

3 位同步

圖3.1 位同步仿真電路

信源經(jīng)過編碼后，碼元長(zhǎng)度變?yōu)?.05s，頻率增加了一倍，變成20hz，50號(hào)模塊為system view的位同步模塊，設(shè)置好參數(shù)可以直接輸出位同步信號(hào)，51號(hào)模塊為單穩(wěn)態(tài)多諧振蕩器，用于保持同步信號(hào)的高電平的時(shí)間，同時(shí)同步信號(hào)經(jīng)過分頻器，作為分離信息位與監(jiān)督位等后續(xù)電路的時(shí)鐘。

4 譯碼部分

4.1 譯碼原理

采用大數(shù)邏輯譯碼，先將信息位與監(jiān)督位分離，信息位存放在移位寄存器中，按照編碼的方式重新計(jì)算監(jiān)督位，重新計(jì)算的監(jiān)督位與接收的監(jiān)督位異或，形成矯正子，若沒有誤碼，重新計(jì)算的監(jiān)督位與接收的監(jiān)督位相同，矯正子為0，若存在誤碼則矯正子為1，通過矯正子糾正誤碼。

圖4.1 （2，1，6）卷積碼譯碼原理框圖

上圖為（2，1，6）的譯碼原理框圖，信息位暫存于移位寄存器，重新計(jì)算監(jiān)督位，與接收到的監(jiān)督位異或運(yùn)算后形成矯正子，矯正子存于移位寄存器中。大數(shù)邏輯解碼用正交校驗(yàn)方程組判斷信息位的對(duì)錯(cuò)，原理如下：

S1 = c1 + b1

S2 = c2 + b2

S3 = c3 + b3

S4 = c4 + b1 + b4

S5 = c5 + b1 + b2 + b5

S6 = c6 + b1 + b2 + b3 + b6

監(jiān)督關(guān)系式經(jīng)過線性變換后形成正交校驗(yàn)方程組。

S1 = c1 + b1

S4 = c4 + b1 + b4

S5 = c5 + b1 + b2 + b5

S6+S2 = c2 + c6 + b1 + b3 + b6

此時(shí)信息位b1同時(shí)存在于上面4個(gè)式子中，若b1出現(xiàn)誤碼，則S1，S4，S5，S6+S2都為1，若不是b1發(fā)生誤碼而是其他碼元發(fā)生誤碼，則S1，S4，S5，S6+S2僅有一個(gè)為1，從而精確判斷該位信息位是否發(fā)生誤碼，若改碼發(fā)生誤碼門限電路輸出高電平，與信息位異或，使其取反，從而糾正錯(cuò)碼，同時(shí)利用檢測(cè)信號(hào)將矯正子清零。

4.2 譯碼仿真電路

圖4.2 譯碼部分仿真電路

經(jīng)過信道傳輸和濾波器后，首先抽樣判決，通過移位寄存器于鎖存器分離信息位與監(jiān)督位，信息位用異或器重新計(jì)算監(jiān)督位，再與接收到的監(jiān)督位異或形成矯正子，95號(hào)模塊移存器用于碼元的對(duì)正。

圖4.3 譯碼部分仿真電路

矯正子存放于由D觸發(fā)器組成的移位寄存器，方便監(jiān)測(cè)信號(hào)反饋清零。按照原理框圖，S6與S2異或后和S1，S4，S5相加，通過94號(hào)模塊比較器和28號(hào)門限電平3比較，若相加大于等于3，比較器正向輸出口輸出高電平，使信息位取反，同時(shí)比較器的反向輸出口延遲一位碼元輸出低電平使移存器清零，這部分電路要求碼元嚴(yán)格對(duì)正，否則無法糾正錯(cuò)碼還會(huì)增加新的錯(cuò)碼。

圖4.4 譯碼部分總電路

5 誤碼率仿真

圖5.1 信道部分仿真電路

信道中疊加高斯白噪聲，96號(hào)模塊增益設(shè)置全局變量使噪聲信號(hào)的功率隨loop增加而減小。高斯噪聲以及全局變量的設(shè)置如下圖。

圖5.2 高斯噪聲設(shè)置

圖5.3 全局變量設(shè)置

圖5.4 誤碼率監(jiān)測(cè)電路

通過97號(hào)模塊延遲器，將信源與輸出碼元對(duì)正，送入101比特誤碼率模塊觀測(cè)誤碼率。

圖5.5 誤碼率

誤碼率可以看出，隨著loop的增加，噪聲的減小，誤碼率呈下降趨勢(shì)。103號(hào)模塊同時(shí)可以描繪出誤碼率曲線，如下圖。

圖5.6 誤碼率曲線

圖5.7 輸出與輸入互相關(guān)函數(shù)

由相關(guān)圖像可知，信源與輸出是相關(guān)的。

6 糾正一位錯(cuò)碼仿真

圖6.1 糾錯(cuò)仿真電路總圖

圖6.2 人為添加信道脈沖

與觀測(cè)誤碼率不同，信道中不再疊加高斯噪聲。110號(hào)階躍模塊起始時(shí)間為1s，111號(hào)階躍模塊起始時(shí)間為1.05s經(jīng)過反相器后與110號(hào)階躍相與，可以人為在1s處加入碼元寬度的脈沖，造成誤碼。

圖6.3 矯正子波形

上圖為87號(hào)模塊示波器觀測(cè)的矯正子波形，這說明加入的脈沖此時(shí)確實(shí)產(chǎn)生了誤碼。

圖6.4 對(duì)比觀測(cè)圖

最上方為118號(hào)模塊示波器觀測(cè)的波形，是信源延時(shí)后觀測(cè)的波形，中間為116號(hào)示波器觀測(cè)的譯碼完成后的波形，對(duì)比觀測(cè)上方和中間兩幅圖可以看到輸出和信源一樣，這一位誤碼被糾正了。最下面黃色的波形為120號(hào)示波器觀測(cè)的接收后的信息位，綠色的波形為106示波器觀測(cè)的矯正子相加比較經(jīng)過門限電路的輸出，同時(shí)對(duì)比信源的波形可以看到，信息位有一位的誤碼，這一位誤碼被門限電路的輸出糾正過來了。

7 電路級(jí)仿真

采用Multisim進(jìn)行仿真，信源采用4級(jí)線性反饋移位寄存器生成的15位m序列，電路如下圖。

圖7.1 信源生成電路

根據(jù)原理框圖和system view的仿真電路搭建編碼仿真電路，系統(tǒng)級(jí)仿真電路里，信息位與監(jiān)督位二合一的部分實(shí)現(xiàn)比較麻煩，采用數(shù)據(jù)選擇器并入串出，實(shí)現(xiàn)該功能，如下圖。

圖7.2 編碼仿真電路

圖7.3 信源波形

圖7.4 編碼后波形

編碼時(shí)，信源先經(jīng)過一次移位寄存器，所以最前面m序列多出一個(gè)0，為了方便分析，只選取前幾位，觀察波形可知，信源為0000111101011001，編碼后波形為00000000111111100010011111010011，經(jīng)過計(jì)算后，符合原理規(guī)律。

圖7.5 譯碼部分電路

根據(jù)原理框圖和system view已做好的電路，前面的譯碼部分電路可以直接使用，而system view中的加法器和比較器可以用運(yùn)算放大器實(shí)現(xiàn)，如下圖。

圖7.6 相加電路與門限電路

加法運(yùn)算之前，通過鎖存器對(duì)波形進(jìn)行抽樣整形，1信號(hào)為5伏，0信號(hào)為0伏，加法電路由ua741構(gòu)成，比較電路由lm324構(gòu)成，根據(jù)同向加法器的原理的計(jì)算，每加一個(gè)1，輸出上升2.5伏，當(dāng)S1，S4，S5，S6+S2相加超過3時(shí)，輸出大于7.5伏，門限值選擇7.4伏略低于7.5伏，這部分電路單獨(dú)仿真驗(yàn)證過，符合預(yù)期計(jì)算。

圖7.7 信道人為添加脈沖

與之前的驗(yàn)證相同，在信道中人為添加脈沖，使其在信息位中產(chǎn)生誤碼，信源由最初的0000111101011001變?yōu)?001111101011001。

圖7.8 譯碼分離的信息位與門限電路輸出對(duì)比圖

由上圖可以觀察到，門限電路輸出的高電平正好對(duì)應(yīng)誤碼位置，由此糾正誤碼。

圖7.9 信源與譯碼對(duì)比圖

根據(jù)信源與譯碼對(duì)比觀察，譯碼后波形與信源相同，誤碼得以糾正。

8 總結(jié)與體會(huì)

紙上得來終覺淺，學(xué)習(xí)過理論課后僅僅了解了卷積碼的工作原理，自己動(dòng)手實(shí)踐才發(fā)現(xiàn)有很多細(xì)節(jié)需要注意。在門限電路的輸出不僅可以糾正一位誤碼，還用于矯正子的清零，而一開始注意到延遲就將比較器反向輸出的信號(hào)送入觸發(fā)器的清零端，導(dǎo)致其輸出不是矩形波而是三角波；做譯碼部分的時(shí)候，沒有注意到碼元的嚴(yán)格對(duì)正，無法驗(yàn)證糾正一位誤碼。親自動(dòng)手實(shí)踐后，對(duì)卷積碼的理論有了更加深刻的理解和認(rèn)識(shí)。

全部資料51hei下載地址：

systermview卷積碼設(shè)計(jì).zip (1.03 MB, 下載次數(shù): 42)